PLX Technology PCI 9656RDK-LITE, Справочник по аппаратуре

Страница: 34 / 41

A
A
B
B
C
C
D
D
E
E
4 4
3 3
2 2
1 1
Note: they are designed to hook up directly to HP
logic analyzer termination adapter 01650-63203.
Test Headers
Logic Analyzer Test Headers
Control Signals in Local Bus (B)
Local Address Bus -Upper Half
Local Address Bus - Lower Half
Local Data Bus - Upper Half
Local Data Bus - Lower Half
19: BIGEND#
18: BREQi
17: BREQo
16: USERo/LLOCKo#
15: DREQ0#
14: DACK0#
13: DREQ1#
12: DACK1#
11: DP0
10: DP1
9: DP2
8: DP3
7: LINTi#
6: LINTo#
5: USERi/LLOCKi#
4: WAIT#
Control Signals in Local Bus (A) 19: LCLOCK
18: LHOLD
17: LHOLDA
16: ADS#
15: LW/R#
14: LBE0#
13: LBE1#
12: LBE2#
11: LBE3#
10: BLAST#
9: BTERM#
8: READY#
7: DMPAF/EOT#
6: LSERR#
5: LRESET#
4: PMEREQ#
3: LCLOCK
19: LD0
18: LD1
17: LD2
16: LD3
15: LD4
14: LD5
13: LD6
12: LD7
11: LD8
10: LD9
9: LD10
8: LD11
7: LD12
6: LD13
5: LD14
4: LD15
19: LD16
18: LD17
17: LD18
16: LD19
15: LD20
14: LD21
13: LD22
12: LD23
11: LD24
10: LD25
9: LD26
8: LD27
7: LD28
6: LD29
5: LD30
4: LD31
19: Unused
18: Unused
17: LA2
16: LA3
15: LA4
14: LA5
13: LA6
12: LA7
11: LA8
10: LA9
9: LA10
8: LA11
7: LA12
6: LA13
5: LA14
4: LA15
19: LA16
18: LA17
17: LA18
16: LA19
15: LA20
14: LA21
13: LA22
12: LA23
11: LA24
10: LA25
9: LA26
8: LA27
7: LA28
6: LA29
5: LA30
4: LA31
91-0017-200-A 203
PLX TECHNOLOGY, INC.
870 Maude Ave, Sunnyvale, CA 94085
Custom
6 13 Monday, March 29, 2004
www.plxtech.com
Title
Size Document Number Rev
Date: Sheet of
BIGEND#
BREQo
DREQ0#
DREQ1#
WAIT#
LINTo#
DP3
DP1
BREQi
USERo/LLOCKo#
DACK0#
DACK1#
USERi/LLOCKi#
LINTi#
DP2
DP0
LD31
LD29
LD27
LD25
LD23
LD21
LD19
LD17
LD30
LD28
LD26
LD24
LD22
LD20
LD18
LD16
LD31
LD29
LD27
LD25
LD23
LD21
LD19
LD17
LD30
LD28
LD26
LD24
LD22
LD20
LD18
LD16
LD14
LD12
LD10
LD8
LD6
LD4
LD2
LD0
LD14
LD12
LD10
LD8
LD6
LD4
LD2
LD0
LD15
LD13
LD11
LD9
LD7
LD5
LD3
LD1
LD15
LD13
LD11
LD9
LD7
LD5
LD3
LD1
LBE1#
LRESET#
DMPAF/EOT# PMEREQ#
LSERR#
READY#
BLAST#
LW/R#
LBE0#
LBE2#
LHOLDA ADS#
LHOLD
LCLOCK
LCLOCK
BTERM#
LA15
LA3
LA8
LA9
LA18
LA30
LA6
LA2
LA22
LA23
LA31
LA20
LA26
LA16
LA2
LA8
LA10
LA17
LA11
LA5
LA25
LA4
LA24
LA20
LA27
LA15
LA19
LA13
LA10
LA29
LA21 LA21
LA19
LA26
LA16
LA4
LA11
LA31
LA29
LA7
LA14
LA22
LA28
LA18
LA23
LA17
LA12 LA12
LA13
LA30
LA3
LA28
LA25
LA6
LA9
LA14
LA7
LA24
LA5
LA27
LA[31:2] 3,4,5
LD[31:0] 3,4,5
LD[31:0] 3,4,5
LA[31:2] 3,4,5
USERi/LLOCKi# 3,5
WAIT# 3,5 LINTi# 3,5
LINTo# 3,5 DP2 3
DP3 3 DP0 3
DP1 3
DREQ1# 3,5
DACK1# 3,5 DREQ0# 3,4,5
DACK0# 3,4,5 BREQo 3,5
USERo/LLOCKo# 3,5 BIGEND# 3
BREQi 3,5
LRESET# 3,5
PMEREQ# 3,5 DMPAF/EOT# 3,4,5
LSERR# 3
READY# 3,4,5
LCLOCK 3
BLAST# 3,4,5 LBE3# 3,4,5
LBE1# 3,4,5
LW/R# 3,4,5
LHOLD 3,4
LBE2# 3,4,5
LBE0# 3,4,5
LHOLDA 3,4
ADS# 3,4,5
BTERM# 3,4,5
PK82
PK93
PK42
PK86
PK89
PK47
PK85 PK91
PK81
PK92
PK87
PK90
PK84
PK95
PK83
PK40
PK34
PK38
PK37
PK33
LAH2
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK39
PK24
LAH6
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK36
PK18
PK72
PK35
PK25
PK22
PK66
PK21
PK70
PK17
PK69
PK23
PK65
PK20
PK71
PK19
PK68
PK32
LAH1
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK67
PK30
PK8
PK80
LAH4
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK29
PK2
PK78
PK56
PK6
PK77
PK50
PK27
PK5
PK73
LAH5
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK54
PK28
PK1
PK75
PK53
PK26
PK7
PK76
PK49
PK31
PK4
PK74
PK55
PK3
PK79
LAH3
Logic Analyzer Header
+5V
1
CLK1
3
D14
5
D12
7
D10
9
D8
11
D6
13
D4
15
D2
17
D0
19
CLK2
2
D15
4
D13
6
D11
8
D9
10
D7
12
D5
14
D3
16
D1
18
GND
20
PK52
PK16
PK51
PK14
PK64
PK13
PK62
PK9
PK61
PK11
PK57
PK12
PK59
PK10
PK60
PK15
PK58
PK48
PK63
PK46
PK45
PK41
PK96
PK43
PK88
PK94
PK44