9-8
PL13.14BBLD
DIGIT
AL MAIN CB
A UNIT
IC3001
(DIGIT
AL SIGNAL PR
OCESS)
CN3013
DIGIT
A
L
SIGNAL
PR
OCESS
HDMI-IN1
HDMI-IN2
JK3003
D
A
T
A
0(+)
D
A
T
A
0(-)
D
A
T
A
1(+)
D
A
T
A
1(-)
D
A
T
A
2(+)
D
A
T
A
2(-)
HDMI-D
A
T
A
HDMI-CLOCK
7
9
4
6
1
3
10
12
16
15
7
9
4
6
1
3
10
12
16
15
JK3002
CLOCK(+)
CLOCK(-)
D
A
T
A
(0-15)
ADDESS(0-13)
AU
D
IO
DECODER
HDMI
I/F
HDMI SW
T
O
VIDEO/A
UDIO
BLOCK DIA
GRAM
VIDEO
DECODER
VIDEO SIGNAL
AUDIO SIGNAL
IC3002
(DDR2 SDRAM)
MDQL(0-7),
MDQ
U(0-7)
MA(0-13)
A/D
CONVER
TER
SW
V
G
A-R-IN
V
G
A-G-IN
V
G
A-B-IN
COM-VIDEO-Y/VIDEO-IN
COM-VIDEO-Pb-IN
COM-VIDEO-Pr-IN
DEMODULA
T
OR
/MPEG DECODER
A
U
DIO I/F
DIF-OUT1
DIF-OUT2
IF-A
GC
IF-A
GC
V
G
A-HSYNC
V
G
A-VSYNC
V
G
A-HSYNC
V
G
A-VSYNC
LV
DS
TX
AMP(L)-OUT
AMP(R)-OUT
SPDIF
A
U
DIO(L)-IN
A
U
DIO(R)-IN
HP(L)
HP(R)
D
A
T
A
0(+)
D
A
T
A
0(-)
D
A
T
A
1(+)
D
A
T
A
1(-)
D
A
T
A
2(+)
D
A
T
A
2(-)
HDMI-D
A
T
A
HDMI-CLOCK
CLOCK(+)
CLOCK(-)
26
32
31
29
27
36
34
38
35
60
61
47
48
63
64
130
5
4
8
7
11
10
3
2
6
9
89
88
92
91
95
94
87
86
93
96
71
70
74
HDMI-IN3
7
9
4
6
1
3
10
12
16
15
JK3004
D
A
T
A
0(+)
D
A
T
A
0(-)
D
A
T
A
1(+)
D
A
T
A
1(-)
D
A
T
A
2(+)
D
A
T
A
2(-)
HDMI-D
A
T
A
HDMI-CLOCK
CLOCK(+)
CLOCK(-)
16
15
19
18
22
21
14
13
20
23
108
105
106
101
102
122
123
120
121
118
119
114
115
116
117
99
100
103
104
107
24
23
22
21
20
19
17
16
40
39
38
37
36
35
30
29
33
32
14
13
LV
DS-OD0(-)
LV
DS-OD0(+)
LV
DS-OD1(-)
LV
DS-OD1(+)
LV
DS-OD2(-)
LV
DS-OD2(+)
LV
DS-OCLK(-)
LV
DS-OCLK(+)
LV
DS-OD3(-)
LV
DS-OD3(+)
T
-CON
CB
A UNIT
CN_L
(68PIN)
LCD P
ANEL ASSEMBL
Y
LCD
MODULE
CN_R
(68PIN)
LV
DS-ED0(-)
LV
DS-ED0(+)
LV
DS-ED1(-)
LV
DS-ED1(+)
LV
DS-ED2(-)
LV
DS-ED2(+)
LV
DS-ECLK(-)
LV
DS-ECLK(+)
LV
DS-ED3(-)
LV
DS-ED3(+)
3. Digital Signal Process Block Diagram
