Philips 42PF1000/62, Руководство по обслуживанию

Страница: 38 / 55

Circuit Descriptions, Abbreviation List, and IC Data Sheets EN 38 TES1.1E PA 9.
9.5.4 Video Processor with CPU Core, STV3550 (U601)
Figure 9-5 Internal block diagram and pin configuration of the Video Processor
Block Dia g ram
Pin Confi g uration
G_16510_05 8 .ep s
221106
H
1
00
V
1
00
Output
4
- to
YCRCB [7: 0 ]
VSYNC
C
l
ock
Generator
2D
B
l
oc
k
OS
D
S
T
V3550
Mo
v
e
HSYNC
2 7 MHz
CLK
_
DA
T
A
CLKX
T
M
CLKX
T
P
C l ock
Externa l
Memory
Interface
F l ash
SDRAM
Video
Disp
l
ay
Pipe l ine
PSI/C
T
I
Standard De
fi
nition
Input
(
SDIN
)
H/V Fi l ter
T
empora
l
Noise Reduction
Fi
l
m Mode Detection
Picture
Compositor
Cursor P
l
ane
Background P
l
ane
Gamma Correction
Digita
l
Video
Output
Perfect Co
l
or
Engine
T
V Periphera
l
s
I/O Ports, 4 T imers,
UAR
T
, WD
T
, PWM
and Infrared Digita
l
Preprocessor
DCLK
DE
T
ime
ba
se
Ge
ne
ra
to
r
RGB
Video
Outputs
Reset
1 0-bit
S
T
20 32-bit CPU Core
4
kB I-Cache
4
kB D-Cache
Interrupt Contro
ll
er
Diagnostic Contro
ll
er
1
00 MHz,
8
kB SRAM
SD
RAM
_
D2
SD
RAM
_
D
1
SD
RAM
_
D0
S
D
RAM
_
D
1
5
S
D
RAM
_
D
14
S
D
RAM
_
D
1
3
S
DRAM
_
D
1
2
S
D
RAM
_
D
11
S
D
RAM
_
D
1
0
SD
RAM
_
D
9
SD
RAM
_
D
8
DE
VDD 18_ CORE
VSS _ IO
VSS _ IO
VDD33 _ IO
P _ VIDEO0
P _ VIDEO 1
P _ VIDEO2
P _ VIDEO3
P _ VIDEO 4
VDD33 _ IO
P
_
VIDEO5 VDD33 _ IO
NC
VSS _ IO
ADDR
_1
3
NO T_ BE 1
ADDR
_1
2
ADDR _11
ADDR
_9
ADDR _8
ADDR
_7
ADDR _6
ADDR _ 5
V
DD
33
_
IO
FL
AS
H
_
D
1
1
FL
AS
H
_
D3
FL
AS
H
_
D
1
0
FL
AS
H
_
D2
FL
AS
H
_
D
9
FL
AS
H
_
D
1
FL
AS
H
_
D
8
FL
AS
H
_
D0
VD
D
33
_
IO
VS
S
_
IO
POR T C0
POR T A0
POR T D 4
POR T A 1
POR T D 7
POR
T
A
4
VDD33 _ IO
POR
T
A5
POR T A 6
POR
T
A
7
VDD33 _ IO
VSS
_
IO
POR T D5
POR
T
C
7
POR T C 6
POR
T
C5
POR T C 4
POR
T
D0
POR T D 1
POR T D2
POR T D3
VDD33
_
IO
POR T D 6
POR
T
A2
POR T A3
VSS
_
IO
POR T B5
POR T B 4
POR T B3
POR T B2
POR T B 1
POR T B0
VDD33 _ IO
VCC33 _ ADC
GND _ ADC
SHIELD _ ADCDAC
V 1 00
H 1 00
CLK _ DFL
DCLK
VSS
_
IO
P
_
VI
DE
O
6
P
_
VI
DE
O
7
P
_
VI
DE
O
8
P
_
VI
DE
O
9
P
_
VI
DE
O
1
0
P
_
VI
DE
O
11
P
_
VI
DE
O
1
2
P
_
VI
DE
O
1
3
P
_
VI
DE
O
14
V
D
D3
3
_
IO
P
_
VI
DE
O
1
5
P
_
VI
DE
O
16
P
_
VI
DE
O
17
P
_
VI
DE
O
18
P
_
VI
DE
O
19
VSS
_
IO
P
_
VI
DE
O20
P
_
VI
DE
O2
1
P
_
VI
DE
O22
P
_
VI
DE
O23
P
_
VI
DE
O2
4
VD
D
18
_
CO
R
E
VS
S
V
DD
33
_
IO
P
_
VI
DE
O25
P
_
VI
DE
O2
6
P
_
VI
DE
O2
7
P
_
VI
DE
O2
8
P
_
VI
DE
O2
9
VSS
_
IO
V
DD3
3
_
IO
VS
S
VD
D
18
_
C
O
RE
SD
RAM
_
D
7
SD
RAM
_
D
6
SD
RAM
_
D5
SD
RAM
_
D
4
SD
RAM
_
D3
ADDR _4
CKOU T_ SDRAM
VDD33 _ IO
VSS _ IO
CKIN _ SDRAM
ADDR _ 3
ADDR _ 2
ADDR _1
ADDR
_
0
ADDR _1 0
ADDR
_16
VDD33 _ IO
ADDR
_1
5
NO T_ CS _ SDRAM
NO
T_
RAS
NO T_ CAS
RD
8
NO
T
WR
NO T_ BE0
VDD
18_
CORE
VSS
VDD33
_
IO
VSS _ IO
NO
T_
CS
_
FLASH
ADDR _17
ADDR
_18
ADDR _ 19
ADDR
_14
VDD 18_ CORE
VSS
FL ASH _ D 1 5
FL ASH _ D 7
FLASH _ D 14
VDD33 _ IO
FL ASH _ D 6
FL ASH _ D 1 3
FLASH _ D5
NC
FL ASH _ D 1 2
NC
FLASH
_
D
4
T
MS
T
C
K
T
DO
T
DI
T
RS
T
NRES
E
T
VD
D
33
_
IO
VS
S
_
IO
VD
D
18_
CO
R
E
VC
C
18_
IO
GND
_
IO
V
C
C
18_
PL
L3
GND
_
PL
L
3
X
T
AL
OU
T
X
T
AL
IN
VC
C
18_
PL
L
1
GND
_
PL
L
1
CL
K
X
T
M
CL
KX
T
P
VSS
_
PL
L
VDD
18
_
IO
SH
IE
LD
_
PL
L
VSY
N
C
HSY
N
C
CL
K
_
DA
T
A
YCRCB
0
YCRCB
1
YCRCB
2
YCRCB
3
YCRCB
4
YCRCB
5
YCRCB
6
YCRCB
7
VD
D
33
_
IO
VD
D
18_
CO
R
E
VS
S
_
IO
PO
R
T
C3
POR
T
C2
POR
T
C
1
VD
D
18_
C
O
RE
1 5 7
20 8
52
1 0 4
1
53
1 05 1 5 6
S T V3550
PQFP 2
8
0 Package
VSS
_
IO
VD
D
33
_
IO
VSS
_
IO