LG 79UF9500, Руководство по обслуживанию

Страница: 37 / 107

THERMAL
THERMAL
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
2014-12-18
MAIN3_DDR 4
LM15U
M2_DDR_A8
R408
1K
1%
M2_DDR_A11
R406
240
M2_DDR_DQ11
R414
1K
1%
M0_DDR_BA0
M2_DDR_A4
M2_DDR_DQ4
C402
0.1uF
M2_DDR_DQ3
M0_DDR_DQ7
M2_DDR_DQS_N3
M2_DDR_A4
C400
0.1uF
VDDC15_M1
M1_DDR_DQ15
M2_DDR_A13
M2_DDR_A9
M2_DDR_A10
M0_DDR_DQ26
M2_DDR_A6
R403
240
M2_DDR_DQ23
M0_DDR_A0
M2_DDR_DQ14
M1_DDR_DQ0
M2_DDR_CKE
C401
0.1uF
M2_DDR_DM0
M0_DDR_DQ25
M2_DDR_RESET_N
M2_D_CLK
M0_DDR_A7
M0_DDR_A1
M2_DDR_A2
M1_DDR_DQ29
M2_DDR_A15
VDDC15_M0
VDDC15_M1
M0_DDR_DQ10
VDDC15_M0
M0_DDR_A11
M2_DDR_DQ30
M0_DDR_VREFDQ
M2_DDR_DM1
M2_DDR_DQ30
M0_DDR_DQS2
M1_DDR_DM1
M0_DDR_A0
VDDC15_M1
M2_DDR_CS2
M1_DDR_DQ9
M2_DDR_DQS3
C412
0.1uF
M2_DDR_DQ0
M1_DDR_DQS_N0
M0_DDR_DQ30
M0_DDR_DQ22
M0_DDR_DQS1
M2_DDR_DQ24
M2_DDR_A3
M2_DDR_CASN
M0_DDR_WEN
M0_DDR_DQ14
M0_DDR_WEN
M0_DDR_DQS3
M2_DDR_A2
M2_DDR_RASN
M0_DDR_DM1
M2_DDR_DQ12
M0_DDR_A12
M0_DDR_VREFDQ
VDDC15_M0
M0_DDR_A7
M2_DDR_A14
M2_DDR_BA2
M0_DDR_DQ0
VDDC15_M0
M1_DDR_A7
M0_DDR_A14
M1_DDR_DQ19
M1_DDR_DQ17
M0_DDR_DQS3
M2_DDR_DM0
M2_DDR_DQS0
M1_DDR_A7
M2_DDR_A7
M1_DDR_A9
M0_DDR_RASN
M0_DDR_DQS_N1
M1_DDR_DM3
M0_DDR_BA0
VDDC15_M1
M2_DDR_DQ29
M0_DDR_DQ21
M1_DDR_DQS_N3
VDDC15_M1
M1_DDR_DQS2
M0_DDR_DQ17
M0_DDR_DQS0
M1_DDR_DQS3
M1_DDR_DQ11
M2_DDR_DQ3
M0_DDR_A4
M0_DDR_DQ24
C506
0.1uF
VDDC15_M0
R432
1K
1%
M1_DDR_A13
M1_DDR_DQ30
M1_DDR_A1
H5TQ4G63AFR-RDC
IC406
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M2_DDR_A9
M1_DDR_A0
M1_DDR_DQ13
M1_DDR_DQ2
M2_DDR_A12
M1_DDR_ODT
M0_DDR_DQ25
M1_D_CLK
M1_DDR_BA2
M2_D_CLKN
M2_DDR_A0
M1_DDR_DQ14
M0_DDR_CASN
M0_DDR_CKE
C503
0.1uF
M1_DDR_DQS_N2
M0_DDR_A4
M1_DDR_RESET_N_1
M0_DDR_A10
C504
0.1uF
M2_DDR_DQS_N1
M1_DDR_DQ2
C410 0.1uF
M0_DDR_RESET_N
M2_DDR_DQ29
M1_DDR_BA0
M0_DDR_BA2
M0_DDR_DQ28
M1_DDR_CKE
M0_DDR_A11
M2_DDR_RESET_N
M2_DDR_BA1
M1_DDR_ODT
M1_DDR_DQ16
M1_DDR_A15
M2_DDR_DQ27
C413
0.1uF
M1_DDR_RESET_N
M0_DDR_DQ29
M1_DDR_DQ22
M2_DDR_A8
M2_DDR_DQ25
M1_DDR_A8
M0_DDR_DQ5
M0_DDR_ODT
M2_DDR_BA1
C415
0.1uF
M1_DDR_DQ13
M1_DDR_DM3
M0_DDR_DQ4
M0_D_CLKN
M2_DDR_A11
M2_D_CLK
M1_DDR_DQ18
M1_DDR_DM2
M0_DDR_DQ19
M2_DDR_A3
C444
0.1uF
M1_DDR_A3
M1_D_CLK
M0_DDR_DQ4
M0_DDR_DQ30
M2_DDR_BA0
M2_DDR_DQ28
M1_DDR_A1
M0_DDR_DM0
R411
1K
1%
M2_DDR_DQ7
M1_D_CLKN
M1_DDR_A3
R435 10K
M0_DDR_ODT
M0_DDR_A15
M2_DDR_ODT
M2_DDR_A12
M1_DDR_DQS1
M1_DDR_A0
M0_DDR_DQS0
M2_DDR_A1
M1_DDR_A0
M1_DDR_DQ24
R434
1K
M0_DDR_DQ26
M0_1_DDR_VREFDQ
M2_DDR_DQ1
M0_DDR_DQS_N3
VDDC15_M0
M1_DDR_VREFDQ
C490
0.1uF
Q400
MMBT3904(NXP)
NXP_DDR_RES0_TR
E
B
C
C440 0.1uF
R416
1K
1%
M2_DDR_A7
M1_DDR_BA0
M0_DDR_DQ10
M0_DDR_DQ1
M2_DDR_DQS1
M1_DDR_DQ19
M1_DDR_DQ7
M0_DDR_CKE
M0_DDR_A8
M2_DDR_A13
M2_DDR_A14
M0_DDR_A5
M1_DDR_A12
H5TQ4G63AFR-RDC
IC405
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A13
M1_DDR_BA2
M0_DDR_RESET_N_1
M1_DDR_DQ18
M1_DDR_DQ25
M2_DDR_DQS2
M2_DDR_A1
M1_DDR_DQ27
M0_DDR_DM0
M0_DDR_DQS_N2
M2_DDR_A5
M1_D_CLKN
H5TQ4G63AFR-RDC
IC400
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQS0
M0_DDR_RESET_N
M1_DDR_DQ20
M2_DDR_DQ9
M2_DDR_DQ17
M1_DDR_DQ28
M0_DDR_DQ18
M0_DDR_A9
M1_DDR_A15
H5TQ4G63AFR-RDC
IC401
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A15
M1_DDR_RESET_N
M0_DDR_RESET_N
M1_DDR_BA0
M2_DDR_A13
M2_DDR_DM1
C491 0.1uF
M0_DDR_DQS_N0
M0_DDR_A13
M2_DDR_DQ28
M1_DDR_A2
H5TQ4G63AFR-RDC
IC403
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A6
M0_DDR_DQS2
M1_DDR_DQ26
M2_DDR_A11
M2_DDR_DQ0
M1_DDR_WEN
M1_D_CLKN
M1_DDR_DM0
VDDC15_M0
H5TQ4G63AFR-RDC
IC404
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A5
Q401
MMBT3904(NXP)
NXP_DDR_RES1_TR
E
B
C
M1_DDR_DQ7
M0_DDR_RASN
M2_DDR_DQ2
M1_DDR_DQ21
VDDC15_M0
M1_DDR_BA1
C445
0.1uF
M1_DDR_A14
M1_DDR_RESET_N_1
R426
1K
1%
M1_DDR_A2
M2_DDR_CS1
M2_DDR_ODT
M1_DDR_DQ1
M0_DDR_DQ7
M0_DDR_DQ9
C446
0.1uF
M1_DDR_DQ0
M2_DDR_RESET_N_1
M1_DDR_A9
M0_DDR_DQ3
R436
1K
M2_DDR_DQS_N2
M1_DDR_DQS3
C479
0.1uF
M0_DDR_A5
C475
0.1uF
M1_DDR_DQS_N1
M2_D_CLKN
M1_DDR_CASN
C470
0.1uF
R437 10K
M0_DDR_A6
M1_DDR_A1
M2_DDR_DQ15
M0_DDR_DQ2
C441 0.1uF
M1_DDR_A11
M2_DDR_DQ26
M1_DDR_DQ31
M0_DDR_DQ14
M2_DDR_RESET_N
R431
1K
1%
M2_DDR_ODT
M1_DDR_A4
M2_DDR_DQ16
VDDC15_M0
M0_DDR_DQ2
M1_DDR_DQ10
M1_DDR_CASN
M2_DDR_DM3
M1_DDR_DQ28
M2_DDR_VREFDQ
M2_DDR_DQ24
M1_DDR_DQS_N0
M2_DDR_DQ6
M0_DDR_A10
M1_DDR_DQ3
M1_DDR_WEN
M2_DDR_DQ27
M0_DDR_DQS_N0
Q402
MMBT3904(NXP)
NXP_DDR_RES2_TR
E
B
C
VDDC15_M0
M2_DDR_A4
M1_DDR_A10
M2_DDR_DQ8
M1_DDR_DQ14
M0_DDR_DQ11
M1_DDR_DQ5
M2_DDR_DQ10
M1_DDR_DQ3
M2_DDR_RESET_N_1
M1_DDR_DQ5
M1_DDR_A9
M2_DDR_DQ10
M1_DDR_DQS_N3
M2_DDR_DQ31
M1_DDR_RESET_N
M0_D_CLKN
M0_DDR_A12
M2_DDR_DQS1
M1_DDR_DM2
R438
1K
M1_DDR_DQ10
M0_DDR_DQ16
M2_DDR_DQ21
M1_DDR_RASN
M2_DDR_DQ11
M0_DDR_DQ29
M0_DDR_DQ0
M0_DDR_CKE
M2_DDR_DQ21
M1_DDR_DQ17
R439 10K
M1_DDR_DQ6
M0_DDR_A12
M2_DDR_CS2
M1_DDR_DQ12
M2_DDR_A8
M0_DDR_DQS1
M0_DDR_BA2
M0_DDR_BA1
M2_DDR_A3
M1_DDR_DQ11
R
4
0
5
1
K
M1_DDR_A14
M1_DDR_A5
M1_DDR_A10
M2_DDR_DQ20
M0_DDR_DQ17
M0_DDR_DQ23
M0_DDR_A2
M2_DDR_DQ18
M1_DDR_CKE
R
4
1
8
1
K
M0_DDR_DQ12
M1_DDR_DQ12
VDDC15_M1
M1_DDR_DQ29
M2_DDR_DQ9
M1_DDR_DQ1
M0_DDR_DQ27
M1_DDR_WEN
M0_DDR_A8
M1_1_DDR_VREFDQ
R
4
3
3
1
K
M0_DDR_DQ15
M1_DDR_RASN
M2_DDR_CASN
M2_DDR_DQ22
M0_DDR_RESET_N_1
M1_DDR_DQ8
M1_DDR_A4
M0_DDR_A13
M1_D_CLK
R
4
2
2
1
K
M0_DDR_DQ13
M0_DDR_DQ15
M2_DDR_WEN
M1_DDR_DQ30
M2_DDR_DQ19
M0_DDR_BA1
M1_DDR_DQS1
M0_DDR_DQ5
M0_DDR_A4
M1_DDR_A5
R
4
2
0
1
K
M0_DDR_DQ3
M0_DDR_DQ6
M2_DDR_DQ19
M1_DDR_A11
M2_DDR_DQS2
M0_DDR_DQS_N2
M1_DDR_A10
M0_DDR_A9
M0_DDR_BA2
M1_DDR_A12
R
4
2
4
1
K
M0_DDR_DM3
M1_DDR_A3
M2_DDR_DQS0
M1_DDR_CKE
C493
0.1uF
M1_DDR_DQ23
M0_DDR_DQ24
M0_DDR_DM1
M0_DDR_A0
M1_DDR_DQ26
R440 0
OPT
M1_DDR_A11
M0_DDR_DQ8
C515 0.1uF
M1_DDR_BA1
VDDC15_M0
M0_DDR_A14
M0_DDR_A1
M0_DDR_BA0
M1_DDR_DQ6
R441 0
OPT
M1_DDR_CKE
M2_DDR_A14
M1_DDR_A13
M2_DDR_A6
R425
1K
1%
M0_DDR_A3
R417
1K
1%
M0_D_CLK
M1_DDR_A14
R442 0
OPT
M0_1_DDR_VREFDQ
M0_DDR_DQ20
M2_DDR_BA2
M1_DDR_RESET_N
M2_DDR_DQ8
M1_DDR_CASN
M0_DDR_DQS_N3
M1_DDR_DQ24
M0_DDR_RASN
M1_DDR_A6
R410
1K
1%
M0_D_CLK
M2_DDR_DQS_N2
C469 0.1uF
C514 0.1uF
M0_DDR_DQ8
M0_DDR_DM3
M0_DDR_DQ18
M0_DDR_CASN
M1_DDR_DQ23
C473
0.1uF
M0_DDR_DM2
M2_DDR_A5
M1_DDR_A8
M2_DDR_DQS_N3
M0_DDR_BA1
M1_DDR_A6
M2_DDR_CKE
M1_DDR_DQ31
M0_DDR_A15
M1_DDR_DQ9
M0_DDR_DQ27
M2_DDR_A2
M1_DDR_DQ8
M2_DDR_BA0
VDDC15_M0
M0_DDR_DM2
M0_DDR_DQ28
R423
56
1%
M1_DDR_DQ21
M0_DDR_RESET_N
M1_DDR_RASN
C411 0.1uF
M2_DDR_DQS_N0
M2_DDR_DQ5
M1_DDR_A2
M2_DDR_DQ18
M1_DDR_DQS_N2
M0_DDR_DQ23
M0_DDR_CKE
M0_DDR_A3
C468 0.1uF
M0_DDR_DQ22
M2_DDR_DQ26
M2_DDR_DQ13
M1_DDR_DQ22
M0_DDR_DQ1
M0_DDR_DQ21
R421
56
1%
M0_DDR_DQ31
M0_DDR_A14
M1_DDR_DM1
M0_DDR_A2
M2_DDR_DQ6
M1_DDR_DQ4
M2_DDR_DQ14
M0_DDR_DQ9
M0_DDR_A15
M0_DDR_A11
R404
240
M0_DDR_A13
M2_DDR_A9
M1_DDR_DQ16
M2_DDR_A6
M1_DDR_DQS0
M2_D_CLK
M0_DDR_DQ13
M0_DDR_A6
M2_DDR_A5
R419
240
C472
0.1uF
R407
240
C492
0.1uF
M0_D_CLKN
M1_DDR_A4
C482
0.1uF
M0_DDR_DQS_N1
VDDC15_M1
M0_DDR_DQ19
M0_DDR_A1
M2_DDR_CKE
M0_DDR_CASN
M2_DDR_CKE
M0_DDR_ODT
M1_DDR_DM0
M0_DDR_DQ20
C534
0.01uF
50V
M0_D_CLK
M0_DDR_A10
M2_DDR_WEN
M2_DDR_DQS_N1
M2_DDR_DM2
M0_DDR_CS1
M1_DDR_A7
M2_DDR_DQ20
C476
0.1uF
M0_DDR_DQ16
M2_DDR_RESET_N
M0_DDR_A3
M0_DDR_A9
M2_DDR_DQS_N0
M2_DDR_A0
M2_DDR_DQ31
M0_DDR_CS2
M1_DDR_DQ25
M2_DDR_DQ25
C480
0.1uF
M2_1_DDR_VREFDQ
M2_D_CLKN
M1_DDR_DQS_N1
M0_DDR_WEN
M2_DDR_DM2
M2_DDR_BA1
M2_DDR_BA2
M1_DDR_CS1
M1_DDR_BA2
M2_DDR_RASN
R412
56
1%
M0_DDR_DQ31
C516
0.1uF
M1_DDR_ODT
M0_DDR_A7
M2_DDR_CASN
M2_DDR_A0
M2_DDR_A12
M1_DDR_CS2
M1_DDR_DQ20
M2_D_CLK
C477
0.01uF
50V
R400
240
C517
1000pF
50V
M1_DDR_DQS2
M0_DDR_A5
M2_DDR_BA0
M2_DDR_A15
M0_DDR_CS1
M1_DDR_BA1
C502 0.1uF
M0_D_CLKN
M0_DDR_A8
M1_DDR_VREFDQ
M2_DDR_DQS3
M2_DDR_DQ2
M0_DDR_CS2
M2_DDR_DM3
R413
56
1%
VDDC15_M0
M1_DDR_DQ4
M2_DDR_DQ13
M2_1_DDR_VREFDQ
M1_DDR_CS1
M1_DDR_DQ15
M2_DDR_A1
M0_D_CLK
C519
1000pF
50V
M0_DDR_A2
M2_DDR_DQ5
M2_DDR_VREFDQ
M1_DDR_CS2
M1_DDR_A12
R415
1K
1%
M0_DDR_DQ12
M2_DDR_A10
M2_DDR_A7
C474
1000pF
50V
M1_DDR_A8
M2_DDR_DQ23
M2_DDR_DQ15
C483
1000pF
50V
M2_DDR_DQ1
R427
56
1%
R409
1K
1%
M0_DDR_DQ11
M2_DDR_CS1
M2_DDR_DQ22
C471
1000pF
50V
M2_D_CLKN
M1_D_CLK
M0_DDR_DQ6
M2_DDR_DQ12
M2_DDR_WEN
C478
1000pF
50V
M2_DDR_RASN
C497
0.01uF
50V
C518
0.1uF
M0_DDR_A6
M2_DDR_A15
M2_DDR_DQ17
M1_D_CLKN
VDDC15_M0
M2_DDR_DQ4
C505
0.1uF
M2_DDR_A10
R428
56
1%
M1_1_DDR_VREFDQ
M1_DDR_DQ27
M2_DDR_DQ7
M2_DDR_DQ16
M0_DDR_A14
M1_DDR_RASN
M2_DDR_RASN
L
4
0
2
C
I
S
2
1
J
1
2
1
M0_DDR_CASN
M1_DDR_A0
L
4
0
0
C
I
S
2
1
J
1
2
1
C456 0.1uF
M2_D_CLK
C464 0.1uF
M2_DDR_A10
M2_D_CLKN
R446
10K
1/16W
1%
M0_DDR_BA0
VDDC15_M0
C457 0.1uF
C414
10uF
25V
C454 0.1uF
C530 0.1uF
C460 0.1uF
M0_DDR_BA1
C543
0.1uF
16V
M2_DDR_A0
C455 0.1uF
C429 0.1uF
C417
10uF
25V
M1_D_CLKN
C466 0.1uF
M1_DDR_A10
C532 0.1uF
C533 0.1uF
R444
10K
1/16W
1%
C459 0.1uF
M1_DDR_BA1
M2_DDR_A2
C535
10uF
25V
M0_DDR_A8
M1_DDR_A1
C431 0.1uF
M2_DDR_A9
C437 0.1uF
DDR_VTT
R443
10K
1/16W
1%
DDR_VTT_1
C522 0.1uF
C462 0.1uF
C434 0.1uF
C546
0.1uF
16V
M1_DDR_A11
M2_DDR_BA2
L
4
0
1
C
I
S
2
1
J
1
2
1
M1_DDR_A13
C526 0.1uF
C427 0.1uF
C531 0.1uF
M1_DDR_A12
M0_DDR_A1
R445
10K
1/16W
1%
M0_DDR_A12
VDDC15_M1
C544
10uF
10V
M1_D_CLK
M0_DDR_ODT
M1_DDR_A15
M0_D_CLKN
M2_DDR_A8
C528 0.1uF
M2_DDR_A7
M0_DDR_A15
C523 0.1uF
C527 0.1uF
M1_DDR_ODT
M2_DDR_A12
M0_DDR_A10
M1_DDR_A9
C436 0.1uF
DDR_VTT_1
M1_DDR_A5
M1_DDR_BA2
M0_DDR_CKE
C425 0.1uF
L
4
0
3
C
I
S
2
1
J
1
2
1
C524 0.1uF
M1_DDR_A3
C525 0.1uF
M1_DDR_WEN
M2_DDR_A11
M2_DDR_A3
M1_DDR_A14
DDR_VTT
M2_DDR_A13
M2_DDR_A6
C545
10uF
10V
C465 0.1uF
C428 0.1uF
+3.3V_NORMAL
M0_DDR_RASN
M2_DDR_A15
M2_DDR_WEN
M1_DDR_A2
C461 0.1uF
M2_DDR_A1
M1_DDR_CKE
C521 0.1uF
M1_DDR_BA0
M2_DDR_A14
M2_DDR_BA1
+3.3V_NORMAL
C430 0.1uF
C537
10uF
10V
C520 0.1uF
M1_DDR_A8
M2_DDR_BA0
C432 0.1uF
C426 0.1uF
C433 0.1uF
M0_DDR_A6
M0_DDR_BA2
C453 0.1uF
M0_DDR_A9
M2_DDR_CASN
M2_DDR_A4
C542
10uF
25V
M0_DDR_A7
M2_DDR_ODT
M0_DDR_A11
C424 0.1uF
M0_DDR_A0
C541
10uF
25V
C463 0.1uF
M1_DDR_A4
M0_DDR_A13
C421
10uF
10V
M0_D_CLK
C435 0.1uF
M0_DDR_WEN
M1_DDR_A6
M1_DDR_CASN
M0_DDR_A2
C536
10uF
25V
C529 0.1uF
M2_DDR_A5
M0_DDR_A3
DDR_VTT
C458 0.1uF
M1_DDR_A7
M2_DDR_CKE
M0_DDR_A4
M0_DDR_A5
IC407
AP2303MPTR-G1
3
VREFEN
2
GND
4
VOUT
1
VIN
5
NC_1
6
VCNTL
7
NC_2
8
NC_3
9
[EP]
IC402
AP2303MPTR-G1
3
VREFEN
2
GND
4
VOUT
1
VIN
5
NC_1
6
VCNTL
7
NC_2
8
NC_3
9
[EP]
K4B4G1646D-BCMA
IC400-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC401-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC403-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC405-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC406-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC404-*1
SS_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
AR400
56
1/16W
AR404
56
1/16W
AR407
56
1/16W
AR420
56
1/16W
AR403
56
1/16W
AR413
56
1/16W
AR408
56
1/16W
AR406
56
1/16W
AR410
56
1/16W
AR405
56
1/16W
AR417
56
1/16W
AR419
56
1/16W
AR414
56
1/16W
AR401
56
1/16W
AR418
56
1/16W
AR402
56
1/16W AR409
56
1/16W
AR416
56
1/16W
AR415
56
1/16W
AR412
56
1/16W
AR411
56
1/16W
H5TQ4G63CFR_RDC
IC400-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC403-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC401-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC404-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC406-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC405-*2
Hynix_DDR3_4Gb_25n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC405-*3
SS_DDR3_2Gb
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC406-*3
SS_DDR3_2Gb
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC405-*4
Hynix_DDR3_2Gb
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC406-*4
Hynix_DDR3_2Gb
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
IC100
LGE5331(LM15U)
A_A0
F21
A_A1
C21
A_A2
E21
A_A3
F22
A_A4
B22
A_A5
E22
A_A6
A21
A_A7
D21
A_A8
C20
A_A9
E20
A_A10
B23
A_A11
B21
A_A12
D24
A_A13
F20
A_A14
B20
A_A15
E24
A_BA0
E23
A_BA1
C22
A_BA2
F23
A_RASZ
G26
A_CASZ
F25
A_WEZ
E25
A_ODT
F24
A_CKE
C23
A_RST
F19
A_MCLK
A24
A_MCLKZ
B24
A_CSB1
E19
A_CSB2
D19
A_DQ[0]
C27
A_DQ[1]
B26
A_DQ[2]
B28
A_DQ[3]
C25
A_DQ[4]
B29
A_DQ[5]
C24
A_DQ[6]
C28
A_DQ[7]
B25
A_DQM[0]
C26
A_DQS[0]
A27
A_DQSB[0]
B27
A_DQ[8]/DQU0
D27
A_DQ[9]/DQU1
D30
A_DQ[10]/DQU2
E26
A_DQ[11]/DQU3
D31
A_DQ[12]/DQU4
F27
A_DQ[13]/DQU5
E30
A_DQ[14]/DQU6
D26
A_DQ[15]/DQU7
E29
A_DQM[1]
E28
A_DQS[1]
D28
A_DQSB[1]
E27
A_DQ[16]/DQL0
C32
A_DQ[17]/DQL1
C30
A_DQ[18]/DQL2
B33
A_DQ[19]/DQL3
A30
A_DQ[20]/DQL4
C33
A_DQ[21]/DQL5
C29
A_DQ[22]/DQL6
A33
A_DQ[23]/DQL7
B30
A_DQM[2]
B31
A_DQS[2]
B32
A_DQSB[2]
C31
A_DQ[24]/DQU0
E33
A_DQ[25]/DQU1
C35
A_DQ[26]/DQU2
E31
A_DQ[27]/DQU3
D35
A_DQ[28]/DQU4
D33
A_DQ[29]/DQU5
D34
A_DQ[30]/DQU6
E32
A_DQ[31]/DQU7
C34
A_DQM[3]
B35
A_DQS[3]
A35
A_DQSB[3]
B34
B_A0
G33
B_A1
J36
B_A2
H34
B_A3
J32
B_A4
J35
B_A5
H33
B_A6
J37
B_A7
G36
B_A8
H37
B_A9
F35
B_A10
K35
B_A11
H35
B_A12
K34
B_A13
F36
B_A14
H36
B_A15
L33
B_BA0
K33
B_BA1
K36
B_BA2
J33
B_RASZ
M33
B_CASZ
M32
B_WEZ
K32
B_ODT
L32
B_CKE
L36
B_RST
F37
B_MCLK
M37
B_MCLKZ
L35
B_CSB1
F34
B_CSB2
E37
B_DQ[0]
R36
B_DQ[1]
N35
B_DQ[2]
R35
B_DQ[3]
N36
B_DQ[4]
T35
B_DQ[5]
M36
B_DQ[6]
T36
B_DQ[7]
M35
B_DQM[0]
P36
B_DQS[0]
R37
B_DQSB[0]
P35
B_DQ[8]/DQU0
N32
B_DQ[9]/DQU1
T34
B_DQ[10]/DQU2
N33
B_DQ[11]/DQU3
T32
B_DQ[12]/DQU4
P33
B_DQ[13]/DQU5
U33
B_DQ[14]/DQU6
N34
B_DQ[15]/DQU7
T33
B_DQM[1]
R33
B_DQS[1]
R32
B_DQSB[1]
P32
B_DQ[16]/DQL0
Y36
B_DQ[17]/DQL1
V36
B_DQ[18]/DQL2
Y35
B_DQ[19]/DQL3
V37
B_DQ[20]/DQL4
AA36
B_DQ[21]/DQL5
U36
B_DQ[22]/DQL6
AA37
B_DQ[23]/DQL7
U35
B_DQM[2]
V35
B_DQS[2]
W35
B_DQSB[2]
W36
B_DQ[24]/DQU0
W33
B_DQ[25]/DQU1
AA32
B_DQ[26]/DQU2
U32
B_DQ[27]/DQU3
AA34
B_DQ[28]/DQU4
V33
B_DQ[29]/DQU5
AA33
B_DQ[30]/DQU6
V32
B_DQ[31]/DQU7
Y32
B_DQM[3]
W32
B_DQS[3]
Y33
B_DQSB[3]
W34
C_A0
AM34
C_A1
AR35
C_A2
AP34
C_A3
AM33
C_A4
AT34
C_A5
AN33
C_A6
AU35
C_A7
AR36
C_A8
AU36
C_A9
AR37
C_A10
AT33
C_A11
AT35
C_A12
AP31
C_A13
AP35
C_A14
AT37
C_A15
AN31
C_BA0
AN32
C_BA1
AR34
C_BA2
AM32
C_RASZ
AM29
C_CASZ
AM30
C_WEZ
AN30
C_ODT
AM31
C_CKE
AR33
C_RST
AP37
C_MCLK
AU32
C_MCLKZ
AT32
C_CSB1
AN34
C_CSB2
AP36
C_DQ[0]
AR29
C_DQ[1]
AT30
C_DQ[2]
AT28
C_DQ[3]
AR31
C_DQ[4]
AT27
C_DQ[5]
AR32
C_DQ[6]
AR28
C_DQ[7]
AT31
C_DQM[0]
AR30
C_DQS[0]
AU29
C_DQSB[0]
AT29
C_DQ[8]/DQU0
AN27
C_DQ[9]/DQU1
AP25
C_DQ[10]/DQU2
AN29
C_DQ[11]/DQU3
AN24
C_DQ[12]/DQU4
AN28
C_DQ[13]/DQU5
AN25
C_DQ[14]/DQU6
AP28
C_DQ[15]/DQU7
AN26
C_DQM[1]
AM26
C_DQS[1]
AM27
C_DQSB[1]
AM28
C_DQ[16]/DQL0
AR24
C_DQ[17]/DQL1
AR26
C_DQ[18]/DQL2
AT23
C_DQ[19]/DQL3
AU26
C_DQ[20]/DQL4
AR23
C_DQ[21]/DQL5
AR27
C_DQ[22]/DQL6
AU23
C_DQ[23]/DQL7
AT26
C_DQM[2]
AT25
C_DQS[2]
AT24
C_DQSB[2]
AR25
C_DQ[24]/DQU0
AN23
C_DQ[25]/DQU1
AN21
C_DQ[26]/DQU2
AM25
C_DQ[27]/DQU3
AM21
C_DQ[28]/DQU4
AM23
C_DQ[29]/DQU5
AM22
C_DQ[30]/DQU6
AM24
C_DQ[31]/DQU7
AT22
C_DQM[3]
AR22
C_DQS[3]
AP21
C_DQSB[3]
AP22
Q400-*1
2N3904S
KEC_DDR_RES0_TR
E
B
C
Q401-*1
2N3904S
KEC_DDR_RES1_TR
E
B
C
Q402-*1
2N3904S
KEC_DDR_RES2_TR
E
B
C
+1.5V_Bypass Cap
Close to DDR Power Pin
DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3 1.5V bypass Cap - Place these caps near Memory DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
+1.5V_Bypass Cap
Close to DDR Power Pin
+1.5V_Bypass Cap
Close to DDR Power Pin +1.5V_Bypass Cap
Close to DDR Power Pin
+1.5V_Bypass Cap
Close to DDR Power Pin
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
+1.5V_Bypass Cap
Close to DDR Power Pin
DDR3 1.5V bypass Cap - Place these caps near Memory
* DDR_VTT
Copyright ⓒ 2015 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only