Komodo Fiber Reference Guide
26
103
ddr3_1_clk_n[0]
D21
Differential 1.35-V SSTL
102
ddr3_1_clk_p[1]
F20
Differential 1.35-V SSTL
Differential clock input 1
104
ddr3_1_clk_n[1]
E20
Differential 1.35-V SSTL
114
ddr3_1_csn[0]
G15
1.35-V SSTL
Chip select 0
121
ddr3_1_csn[1]
B20
1.35-V SSTL
Chip select 1
113
ddr3_1_wen
D13
1.35-V SSTL
Write enable
110
ddr3_1_rasn
H20
1.35-V SSTL
Row address select
115
ddr3_1_casn
C28
1.35-V SSTL
Column address select
30
ddr3_1_resetn
C33
1.35-V SSTL
reset
116
ddr3_1_odt[0]
J22
1.35-V SSTL
On-die termination input 0
120
ddr3_1_odt[1]
N12
1.35-V SSTL
On-die termination input 1
170
ddr3_1_dm[0]
K28
1.35-V SSTL
Write mask byte 0
11
ddr3_1_dm[1]
F18
1.35-V SSTL
Write mask byte 1
187
ddr3_1_dm[2]
P25
1.35-V SSTL
Write mask byte 2
28
ddr3_1_dm[3]
F23
1.35-V SSTL
Write mask byte 3
153
ddr3_1_dm[4]
E27
1.35-V SSTL
Write mask byte 4
46
ddr3_1_dm[5]
D19
1.35-V SSTL
Write mask byte 5
63
ddr3_1_dm[6]
D22
1.35-V SSTL
Write mask byte 6
136
ddr3_1_dm[7]
F27
1.35-V SSTL
Write mask byte 7
177
ddr3_1_dq[0]
J27
1.35-V SSTL
Data bus
163
ddr3_1_dq[1]
L27
1.35-V SSTL
176
ddr3_1_dq[2]
M27
1.35-V SSTL
165
ddr3_1_dq[3]
K27
1.35-V SSTL
174
ddr3_1_dq[4]
L29
1.35-V SSTL
166
ddr3_1_dq[5]
H25
1.35-V SSTL
164
ddr3_1_dq[6]
G25
1.35-V SSTL
175
ddr3_1_dq[7]
J28
1.35-V SSTL
5
ddr3_1_dq[8]
J18
1.35-V SSTL
7
ddr3_1_dq[9]
J16
1.35-V SSTL
17
ddr3_1_dq[10]
F17
1.35-V SSTL
16
ddr3_1_dq[11]
E17
1.35-V SSTL
4
ddr3_1_dq[12]
K16
1.35-V SSTL
15
ddr3_1_dq[13]
G17
1.35-V SSTL
6
ddr3_1_dq[14]
H17
1.35-V SSTL
18
ddr3_1_dq[15]
E18
1.35-V SSTL
194
ddr3_1_dq[16]
M26
1.35-V SSTL
183
ddr3_1_dq[17]
L26
1.35-V SSTL
182
ddr3_1_dq[18]
K24
1.35-V SSTL
191
ddr3_1_dq[19]
P26
1.35-V SSTL
193
ddr3_1_dq[20]
L24
1.35-V SSTL
180
ddr3_1_dq[21]
J24
1.35-V SSTL
181
ddr3_1_dq[22]
K25
1.35-V SSTL
192
ddr3_1_dq[23]
L25
1.35-V SSTL
23
ddr3_1_dq[24]
L22
1.35-V SSTL
33
ddr3_1_dq[25]
H22
1.35-V SSTL
35
ddr3_1_dq[26]
G22
1.35-V SSTL
22
ddr3_1_dq[27]
M23
1.35-V SSTL
Board Components