JVC TH-A5R, Руководство по обслуживанию

Страница: 24 / 80

TH-A5R
1-24
1. Pin layout
3. Pin function
2. Block diagram
W986432DH (U5) : SDRAM
Function
Address
Bank Select
Data Input/Output
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Input/output mask
Clock Inputs
Clock Enable
Power(+3.3V)
Ground
Power(+3.3V) for I/O buffer
Ground for I/O buffer
No Connection
Symbol
A0-A10
BS0, BS1
DQ0-DQ31
CS
RAS
CAS
WE
DQM0-DQM3
CLK
CKE
VCC
VSS
VCCQ
VSSQ
NC
V
ss
DQ15 V
SS
QDQ14 DQ13 V
CC
Q
DQ12 DQ11 V
SS
Q
DQ10 DQ9 V
CC
Q
DQ8 NC V
SS
DQM1 NC NC CLK CKE A9 A8 A7 A6 A5 A4 A3 DQM3 V
SS
NC DQ31 V
CC
Q
DQ30 DQ29 V
SS
Q
DQ28 DQ27 V
CC
Q
DQ26 DQ25 V
SS
Q
DQ24 V
SS
86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43
VCC DQ0
V
CC
Q
DQ1 DQ2
V
SS
Q
DQ3 DQ4
V
CC
Q
DQ5 DQ6
VSSQ
DQ7
NC
VCC
DQM0
WE
CAS RAS
CS
NC
BS0 BS1
A10/AP
A0 A1 A2
DQM2
V
CC NC
DQ16
V
SS
Q
DQ17 DQ18
V
CC
Q
DQ19 DQ20
V
SS
Q
DQ21 DQ22
V
CC
Q
DQ23
V
CC
DQ0
DQ31
DQM0~3
CLK
CKE
A10
CLOCK
BUFFER
COMMAND
DECODER
ADDRESS
BUFFER
REFRESH
COUNTER
COLUMN
COUNTER
CONTROL
SIGNAL
GENERATOR
MODE
REGISTER
COLUMN DECODER
SENSE AMPLIFIER
CELL ARRAY
BANK #2
COLUMN DECODER
SENSE AMPLIFIER
CELL ARRAY
BANK #0
COLUMN DECODER
SENSE AMPLIFIER
CELL ARRAY
BANK #3
DATA CONTROL
CIRCUIT
DQ
BUFFER
COLUMN DECODER
SENSE AMPLIFIER
CELL ARRAY
BANK #1
ROW DECODER
ROW DECODER ROW DECODER
ROW DECODER
A0
A9
BS0
BS1
CS
RAS
CAS
WE