Fostex DV-40, Руководство по обслуживанию

Страница: 75 / 92

75
Service Manual
FPGA, ETHER CARD PCB
FPGA-XC2S50TQ144 U1
1
VCCO
2
TCK
3
I/O
4
I/O
5
I/O_VREF
6
I/O
7
I/O
8
GND
9
VCCINT
10
I/O
11
I/O
12
I/O_VREF
13
I/O
14
VCCINT
15
GCK3
16
VCCO
17
GND
18
GCK2
19
I/O
20
I/O
21
I/O_VREF
22
I/O
23
I/O
24
VCCINT
25
GND
26
I/O
27
I/O
28
I/O_VREF
29
I/O
30
I/O/WR
31
I/O/CS
32
TDI
33
GND
34
TDO
35
VCCO
36
VCCO
37
CCLK
38
I/O/DOUT_BUSY
39
I/O/DIN_D0
40
I/O
41
I/O_VREF
42
I/O
43
I/O
44
I/O/D1
45
GND
46
I/O/D2
47
I/O
48
I/O_VREF
49
I/O/D3
50
I/O
51
I/O_IRDY
52
GND
53
VCCO
54
I/O_TRDY
55
VCCINT
56
I/O
57
I/O/D4
58
I/O_VREF
59
I/O
60
I/O/D5
61
GND
62
I/O/D6
63
I/O
64
I/O
65
I/O_VREF
66
I/O
67
I/O/D7
68
I/O/INIT
69
PROGRAM
70
VCCO
71
VCCO
72
DONE
73
GND
74
I/O
75
I/O
76
I/O
77
I/O_VREF
78
I/O
79
I/O
80
I/O
81
GND
82
VCCINT
83
I/O
84
I/O
85
I/O_VREF
86
I/O
87
I/O
88
GCK0
89
GND
90
VCCO
91
GCK1
92
VCCINT
93
I/O
94
I/O_VREF
95
I/O
96
I/O
97
VCCINT
98
GND
99
I/O
100
I/O
101
I/O
102
I/O_VREF
103
I/O
104
NC
105
NC
106
M2
107
VCCO
108
VCCO
109
M0
110
GND
111
M1
112
I/O
113
I/O
114
I/O
115
I/O_VREF
116
I/O
117
I/O
118
I/O
119
GND
120
I/O
121
I/O
122
I/O_VREF
123
I/O
124
I/O
125
VCCINT
126
I/O_TRDY
127
VCCO
128
GND
129
I/O_IRDY
130
I/O
131
I/O
132
I/O_VREF
133
I/O
134
I/O
135
GND
136
I/O
137
I/O
138
I/O
139
I/O_VREF
140
I/O
141
I/O
142
TMS
143
GND
144
VCCO
NON U2
D0
1
D2
2
CLK
3
TDI
4
TMS
5
TCK
6
CF
7
OE/RESET
8
D6
9
CE
10
GND
11
D7
12
CEO
13
D5
14
D3
15
D1
16
TDO
17
VCC
18
VCCO
19
VCC
20
4.7KJ
R1
4.7KJ
R2
DGND
D+3.3
NON
R3
NON
R4
NON
R5
DGND
D+3.3
D+2.5
D+2.5
DGND
0.1UF C1
0.1UF C2
0.1UF C3
0.1UF C4
0.1UF C5
0.1UF
C6
0.1UF C7
0.1UF C8
0.1UF C9
0.1UF
C10
D+2.5
D+3.3
DGND
DGND D+2.5 D+3.3
D+3.3 D+2.5 DGND
NON
R6
NON
R7
NON
R8
D+3.3
A_MAIN[0-15] D_MAIN[0-15]
BS_MAIN RD_MAIN
RD/WR_MAIN
PROG_FPGA INIT_FPGA DONE_FPGA DIN_FPGA CCLK_FPGA
WE0_MAIN WE1_MAIN CS1_MAIN CS2_MAIN CS3_MAIN
WAIT_MAIN IRQ5_MAIN IRQ2_MAIN
CLK_MAIN
WAIT_SUB
WE_SUB
WE_SUB
RD_SUB
CS_FPGA
CS_SUB
RD/WR
RD/WR
A[0-15] D[0-15]
RST_SUB
IRL[0-3] CLK_SUB
DGND
DGND
D+2.5
DGND
DGND
D+2.5
D+3.3 DGND
D+2.5 D+3.3
PROG_FPGA
INIT_FPGA
DIN_FPGA
D+3.3
D+3.3
DONE_FPGA
CCLK_FPGA
D[0-15]
D[0-15]
D[15]
D[14]
D[13]
D[12]
D[11]
D[10]
D[9]
D[8]
A[0-15]
A[7] A[6] A[5]
A[4] A[3] A[2] A[1]
A[11] A[12]
D[7] D[6] D[5] D[4] D[3] D[2] D[1] D[0]
A[15]
A[14]
A[13]
A[0]
IRL[0-3]
IRL[3]
IRL[2]
IRL[1]
IRL[0]
D_MAIN[0-15]
D_MAIN[15] D_MAIN[14]
D_MAIN[10]
D_MAIN[9]
D_MAIN[8]
D_MAIN[7]
D_MAIN[6]
D_MAIN[5]
D_MAIN[4]
D_MAIN[3]
D_MAIN[2]
D_MAIN[1]
D_MAIN[0]
CLK_MAIN
A_MAIN[0-15]
A_MAIN[0-15]
A_MAIN[0]
A_MAIN[1]
A_MAIN[2]
A_MAIN[3]
A_MAIN[5]
A_MAIN[4]
A_MAIN[6]
A_MAIN[7] A_MAIN[8] A_MAIN[9] A_MAIN[10] A_MAIN[11] A_MAIN[12] A_MAIN[13] A_MAIN[14] A_MAIN[15]
IRQ2_MAIN WAIT_MAIN IRQ5_MAIN
CS3_MAIN CS2_MAIN CS1_MAIN WE1_MAIN WE0_MAIN
RD/WR_MAIN
RD_MAIN BS_MAIN
CLK_SUB
A[10]
A[9]
A[8]
D_MAIN[11] D_MAIN[12] D_MAIN[13]
RST_SUB CS_FPGA
CS_SUB
RD_SUB
WAIT_SUB