dSPACE CLP1104, Установка и настройка оборудования

Страница: 158 / 170

Data Sheets
▲ ■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■
DS1104 Hardware Installation and Configuration March 2004
I
■■■■■■■■■■■■■ ▼
158
■■■■■■■■■■■■■■■ ▼
DS1104 Data Sheet
The following table shows the data sheet of the
DS1104 R&D Controller Board.
Parameter Characteristics
Processor • MPC8240 processor with PPC603e core and on-chip
peripherals
• 64-bit floating-point processor
• 250 MHz CPU
• 2 x 16 KB cache; on-chip
• On-chip PCI bridge (33 MHz)
Memory • Global memory: 32 MB SDRAM
• Flash memory: 8 MB
Timer • 1 sample rate timer (decrementer):
32-bit down counter, reload by software, 40 ns resolution
• 4 general purpose timer:
32-bit down counter, reload by hardware, 80 ns resolution
• 1 time base counter:
64-bit up counter, 40 ns resolution, range 23400 years
Interrupt controller • 5 timer interrupts
• 2 incremental encoder index line interrupts
• 1 UART interrupt
• 1 slave DSP interrupt
• 1 slave DSP PWM interrupt
• 5 ADC end of conversion interrupts
• 1 host interrupt
• 4 user interrupts from the I/O connector
ADC
1 x 16-bit ADC with mux • 4 muxed channels equipped with one 16-bit sample & hold
ADC
Note: 5 ADC channels (1 x 16-bit + 4 x 12-bit) can be
sampled simultaneous
• 16-bit resolution
• ±10 V input voltage range
• 2
µ
s conversion time
• ±5 mV offset error
• ±0.25 % gain error
• 4 ppm/K offset drift
• 25 ppm/K gain drift
• >80 dB signal-to-noise ratio (SNR)