52
RX-V750/DSP-AX750/DSP-AX750SE
RX-V650/HTR-5760
RX-V750/DSP-AX750/DSP-AX750SE
RX-V650/HTR-5760
IC5 : YSS948-V (DSP P.C.B.)
ADAM
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
VDD2
VDD2
VSS
VSS
MEMD7
MEMD6
MEMD5
MEMD4
VDD1
MEMD3
MEMD2
MEMD1
MEMD0
VDD2
VSS
VSS
MEMA0
MEMA1
MEMA2
VDD2
VDD2
VSS
VSS
VDD1
MEMA3
MEMA4
MEMA5
MEMA6
VDD2
VDD2
VSS
VSS
MEMA7
MEMA12
MEMA14
MEMA16
MEMA15
VDD2
VDD2
VSS
nMEMWE
MEMA11
MEMA9
MEMA8
VDD2
VDD2
VSS
VSS
VDD1
MEMA13
MEMA17
IOPORT7
IOPORT6
IOPORT5
IOPORT4
IOPORT3
IOPORT2
VDD2
VDD2
VSS
VSS
IOPORT1
IOPORT0
VDD1
SDO3
SDO2
VSS
VSS
SDO1
SDO0
SDOMCK
SDOWCK
nMEMCE
MEMA10
nMEMOE
MEMA18
STATUS0
STATUS1
STATUS2
STATUS3
VSS
VSS
VDD2
VDD2
VDD1
MISO
VSS
MISI
MISCK
nMICS
VDD2
VDD2
VSS
VSS
nIC
TEST
ZEROFLG
nINT
nMUTE
VDD1
VDD2
VDD2
VSS
VSS
AVSSR
AVDDR
AHVDD
AHVDDG
AHVSS
AHVSSG
D
VSS
DV
D
D
VDD2
VDD2
VSS
VSS
VDD1
ST
A
T
US4
ST
A
T
US5
ST
A
T
US6
ST
A
T
US7
VSS
VDD2
TEST
TEST
XI
XO
VSS
VSS
VDD2
VDD2
TEST
TEST
SDI3
SDI2
SDI1
SDI0
SDIWCK
SDIBCK
SDIMCK
VDD1
SDOBCK
VSS
VDD2
Internal operation clock
Firmware
download circuit
Register
Result of status change detection
Bypass
To each control section
F
o
rmat
con
v
ersion
Dela
y control
ZER
O detect
Detector
DSP
memory
Decoder
Dela
y control
A
utomatic
m
ute
Output channel
change
User m
ute
F
o
rmat
con
v
ersion
Division
switching
PLL
SDO
SDI
EMC
ClkGen
MicomIF
XI
XO
nIC
TEST
SDI3-0
SDIMCK
SDIBCK
SDIWCK
MEMA18-0
MEMD7-0
nMEMWE
nMEMCE
nMEMOE
SDOMCK
SDOBCK
SDOWCK
SDO3-0
nINT
STATUS7-0
nMUTE
ZEROFLG
nMICS
MISI
MISCK
MISO
IOPOR
T7-0