Texas Instruments DEM-DAI1802, User Manual

Page: 8 / 22

Contents
viii
Tables
1–1 Analog Input Selection (JP101/102)—CN101/102 for 2 V RMS,
CN103/104 for 1 V RMS
1-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–2 PCM1802: HPF Bypass Control (SW051) 1-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–3 PCM1802: Oversampling Control (SW051)—64 f
S
or 128 f
S
1-3 . . . . . . . . . . . . . . . . . . . . . . . .
1–4 PCM1802: Master/Slave and Oversampling Rate Selection
(JP002/004/052 and SW002/051)
1-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–5 System-Clock Dividing Ratio for MCK: 128 f
S
-CS8404 (JP001) 1-3 . . . . . . . . . . . . . . . . . . . . .
1–6 Bit-Clock Dividing Ratio (JP002) 1-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–7 LR-Clock Dividing Ratio (JP004) 1-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–8 Data Format Selection (JP003 and SW051) 1-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–9 System Clock Source Selection (JP005)—Internal Clock: X001/24.576 MHz,
External Clock Input: CN001
1-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–10 Manual Reset (SW003) 1-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–11 S/PDIF Transmitter Format: CS8404 Configuration (SW004) 1-5 . . . . . . . . . . . . . . . . . . . . . . . .