-
1
0-
3.2 Block Diagrams
3.2.1 Signal Diagrams
X-SCAN
EVEN SW
ABUS D1
ABUS D1
ABUS D1
ABUS D1
．
．
．
．
SCAN CONTROLLER
FRAME
MEMORY
DATA PROCESSOR
×2
×
4
TIMMING ROM
γ
comp.
MPU
OSC
10MHz
Y
Y
Y
Y----SUS
SUS
SUS
SUS B.
B.
B.
B.
X
X
X
X----SUS
SUS
SUS
SUS B.
B.
B.
B.
LOGIC
LOGIC
LOGIC
LOGIC B.
B.
B.
B.
ADMU1
Y-SUS
EVEN SW
X-SUS
EVEN SW
Y-SUS
ODD SW
Y-SCAN
ODD SW
X-SUS
ODD SW
X-SCAN
ODD SW
RGB
GAIN
DITHER
/ERR DIF
.
SUB FIELD
PRC.
POS
RESET SW
POS /NEG
RESET SW
MEMORY
CONTROLLER
LVDS
D/A
V-SYNC cont
.
APC cont
.
I/O
EEPROM
Failure DET.
FLASH MEMORY
Analog Sw
OSC
1
2.75MHz
CN4
CN3
CN21
CND3-8
CN31
CN7
CN6
SCI.
I
2
C
Vrs
Vra
Vrw
Vrx
Vq
Vu
SIGNAL
SIGNAL
SIGNAL
SIGNAL
INPUT
INPUT
INPUT
INPUT
S
S
S
S
D
D
D
D
M
M
M
M
S
S
S
S
D
D
D
D
M
M
M
M
X
X
X
X
B
B
B
B
B
B
B
B
X
X
X
X
B
B
B
B
B
B
B
B
Y-SCAN
EVEN SW
ADMU2
ADMU3 ADMU4 ADMU5 ADMU6 ADMU7 ADMU8 ADMU9 ADMU10 ADMU11
ADML1 ADML2 ADML3 ADML4 ADML5 ADML6 ADML7 ADML8 ADML9 ADML10 ADML11
ABUSD2
ABUSD2
ABUSD2
ABUSD2
ABUS D3
ABUS D3
ABUS D3
ABUS D3
ABUS D4
ABUS D4
ABUS D4
ABUS D4
．
．
．
．
ABUS U1
ABUS U1
ABUS U1
ABUS U1
．
．
．
．
ABUS U2
ABUS U2
ABUS U2
ABUS U2
ABUS U3
ABUS U3
ABUS U3
ABUS U3
ABUS U4
ABUS U4
ABUS U4
ABUS U4
．
．
．
．
LVDS
CN1
CN2
CN8
CN5
CND3-10
CND3-9
CND2-6
CNU3-8
CNU3-7
12.75MHz
51MHz
25.5MHz
Isk
Iak
Thermistors
