Sharp LC-50U35T, Service Manual

Page: 56 / 102

LC50/58/65U35T
9 – 7
A
C
B
D
E
F
G
H
2 10 9
8
7
6 5 4
3
1
A_DDR_A13
C_DDR_A9
C_DDR_DQ14
B_DDR_A14
C_DDR_DQM0
C_DDR_A2
A_DDR_DQS0-
C_DDR_DQS1-
C_DDR_BA2
A_DDR_A14
C_DDR_DQ0
C_DDR_A12
B_DDR_A9
C_DDR_CAS#
A_DDR_DQ4
C_DDR_DQ11
C_DDR_CS#
A_DDR_A8
C_DDR_DQ9
C_DDR_DQ13
B_DDR_A7
C_DDR_DQ10
C_DDR_DQ15
C_DDR_WE#
A_DDR_DQ7
C_DDR_DQ7
C_DDR_DQ12
C_D
C_DDR_RAS#
C_DDR_A11
B_DDR_A13
C_DDR_WE#
A_DDR_DQ5
C_DDR_BA2
A_DDR_A6
C_DDR_A12
A_DDR_A11 A_DDR_A1
A_DDR_A9
A_DDR_A14
B_DDR_DQ20
C_DDR_CAS#
C_DDR_BA0
B_DDR_DQ2
C_DDR_A4
B_DDR_DQM1
B_DDR_A0
A_DDR_DQ31
A_DDR_A2
C_DDR_ODT
B_DDR_RAS#
A_DDR_A13
B_DDR_CKE
B_DDR_DQS3-
C_DDR_A10
C_DDR_A3
B_DDR_CAS#
A_DDR_DQ29
C_DDR_A14
A_DDR_A5
B_DDR_ODT
B_DDR_A10
B_DDR_DQ26
C_DDR_DQS0-
C_DDR_A9
A_DDR_DQ13
B_DDR_A14
A_DDR_A7
B_DDR_WE#
B_DDR_A10
A_DDR_A8
A_DDR_DQ14
B_DDR_CAS#
A_DDR_RAS#
B_DDR_CS#
B_DDR_BA2
C_DDR_A14
A_DDR_DQS1-
B_DDR_DQ8
B_DDR_BA0
A_DDR_DQ11
B_DDR_A5
C_DDR_BA1
B_DDR_DQ6
B_DDR_BA2
B_DDR_A11
A_DDR_DQ9
B_DDR_A3
C_DDR_CKE
B_DDR_ODT
B_DDR_DQ5
B_D
B_DDR_A1
B_DDR_BA1
B_DDR_A7
A_D
B_DDR_DQS0-
C_DDR_A5
B_DDR_A4
B_DDR_A12
B_DDR_RAS#
A_DDR_DQ10
B_DDR_DQ12
B_DDR_A0
B_DDR_DQ15
A_DDR_DQ8
B_DDR_DQ13
B_DDR_A3
B_DDR_CS#
A_DDR_DQM1
B_DDR_A12
B_DDR_A5
B_DDR_DQS1-
A_DDR_DQ0
B_DDR_A2
B_DDR_DQ14
B_DDR_A4
B_DDR_WE#
B_DDR_A8
B_D
B_DDR_DQ7
B_DDR_RAS#
B_DDR_DQ10
B_DDR_DQ9
A_DDR_BA2
B_DDR_A1
B_DDR_DQ11
B_D
B_DDR_RST
A_DDR_A2
B_DDR_DQ25
A_DDR_A10
B_DDR_RST
B_DDR_DQ0
B_DDR_A0
B_DDR_DQ27
A_DDR_RST
A_DDR_A5
B_DDR_DQM0
B_D
A_DDR_WE#
A_DDR_RST
B_DDR_DQ24
B_DDR_CLK0-
B_DDR_DQM3
A_DDR_BA1
B_D
B_DDR_A9
B_DDR_CLK0-
A_DDR_CS#
B_DDR_CLK0-
B_DDR_DQM2
B_D
B_DDR_DQ3
A_DDR_A12
A_DDR_CLK0-
B_DDR_A6
B_DDR_DQ16
A_DDR_CKE
A_D
B_DDR_DQ4
C_D
A_D
B_DDR_DQ19
A_DDR_A0
A_DDR_CLK0-
B_DDR_DQ17
A_DDR_CAS#
A_DDR_A4
B_DDR_DQ1
C_DDR_CLK0-
A_DDR_DQ12
B_D
A_DDR_A3
A_DDR_A6
B_DDR_BA1
A_DDR_ODT
A_DDR_BA1
B_DDR_A6
A_DDR_DQ15
B_DDR_A8
A_DDR_BA2
A_DDR_A11
B_DDR_DQ18
A_DDR_RAS#
A_DDR_A12
B_DDR_BA0
A_DDR_BA0
B_DDR_DQS2-
A_DDR_DQ21
A_DDR_A9
B_DDR_A11
B_DDR_A13
A_DDR_A10
A_DDR_A0
B_DDR_DQ22
A_DDR_DQ23
B_DDR_A12
B_DDR_DQ21
A_DDR_WE#
A_DDR_A7
B_DDR_DQ23
A_DDR_DQ20
A_DDR_A3
A_DDR_CS#
C_DDR_RST
A_DDR_DQ22
A_DDR_A4
B_DDR_ODT
A_DDR_CAS#
A_DDR_BA0
A_DDR_DQS2-
C_DDR_A7
A_DDR_ODT
C_DDR_A1
A_DDR_A1
A_DDR_DQ19
C_DDR_A0
C_DDR_DQ5
A_DDR_DQ17
C_DDR_DQ2
A_D
A_DDR_DQ18
C_DDR_A3
B_DDR_A14
A_DDR_DQ16
C_DDR_A11
C_DDR_A13
B_DDR_BA1
A_DDR_DQM2 A_DDR_DQ24
A_DDR_DQM3
A_DDR_DQ25
C_DDR_A4
A_DDR_DQ27
C_DDR_A8
A_D
C_DDR_RAS#
A_DDR_DQ26
C_DDR_A1
B_DDR_DQ28
A_DDR_DQ30
C_DDR_RST
B_DDR_DQ31
C_DDR_A5
A_DDR_DQS3-
C_DDR_BA0
C_DDR_A0
B_DDR_A2
C_DDR_A8
A_DDR_DQM0
B_DDR_DQ29
C_DDR_A6
B_DDR_A1
A_DDR_DQ28
C_DDR_BA1
C_DDR_A10
A_DDR_DQ3
C_D
B_DDR_DQ30
C_DDR_CLK0-
C_DDR_A7
B_DDR_A4
C_DDR_DQ1
A_DDR_DQ1
C_DDR_DQM1
C_DDR_A6
B_DDR_A6
C_D
A_D
C_DDR_DQ4
C_DDR_ODT
B_DDR_A11
C_DDR_DQ6
C_DDR_A2
A_DDR_DQ2
C_DDR_DQ3
B_DDR_A8
C_DDR_CKE
C_DDR_A13
A_DDR_DQ6
C_DDR_DQ8
C_DDR_CSD#
C_DDR_CS#
A_DDR_A0A_DDR_A0 A_DDR_A1A_DDR_A1 A_DDR_A2A_DDR_A2 A_DDR_A3A_DDR_A3 A_DDR_A4A_DDR_A4 A_DDR_A5A_DDR_A5 A_DDR_A6A_DDR_A6 A_DDR_A7A_DDR_A7 A_DDR_A8A_DDR_A8 A_DDR_A9A_DDR_A9
A_DDR_A10A_DDR_A10 A_DDR_A11A_DDR_A11 A_DDR_A12A_DDR_A12 A_DDR_A13A_DDR_A13 A_DDR_A14A_DDR_A14 A_DDR_BA0A_DDR_BA0 A_DDR_BA1A_DDR_BA1 A_DDR_BA2A_DDR_BA2
A_DDR_RAS#A_DDR_RAS#
A_DDR_CS#A_DDR_CS# A_DDR_WE#A_DDR_WE# A_DDR_ODTA_DDR_ODT A_DDR_CKEA_DDR_CKE A_DDR_RSTA_DDR_RST
A_DA_D A_DDR_CLK0-A_DDR_CLK0-
B_DDR_A2B_DDR_A2 B_DDR_A3B_DDR_A3 B_DDR_A5B_DDR_A5 B_DDR_A7B_DDR_A7 B_DDR_A9B_DDR_A9
B_DDR_A10B_DDR_A10 B_DDR_A13B_DDR_A13 B_DDR_BA0B_DDR_BA0 B_DDR_BA2B_DDR_BA2
B_DDR_CAS#B_DDR_CAS#
B_DDR_WE#B_DDR_WE# B_DDR_CS#B_DDR_CS# B_DDR_CKEB_DDR_CKE B_DDR_RSTB_DDR_RST
A_DDR_BA1 A_DDR_A4 A_DDR_A6 A_DDR_A8 A_DDR_A11 A_DDR_A14 A_DDR_A1 A_DDR_A12 A_DDR_A2 A_DDR_A13 A_DDR_A9 A_DDR_A7 A_DDR_A5 A_DDR_A3 A_DDR_BA0 A_DDR_ODT
B_DDR_RAS# B_DDR_CAS# B_DDR_WE# B_DDR_BA2 B_DDR_A0 B_DDR_A2 B_DDR_A13 B_DDR_A9 B_DDR_A7 B_DDR_A5 B_DDR_A3 B_DDR_BA0 B_DDR_ODT
A_DDR_CAS#A_DDR_CAS#
A_DDR_A0 A_DDR_BA2 A_DDR_WE# A_DDR_CAS# A_DDR_RAS# A_DDR_A10
B_DDR_BA1 B_DDR_A4 B_DDR_A6 B_DDR_A8 B_DDR_A11 B_DDR_A14 B_DDR_A1 B_DDR_A12 B_DDR_A10
D3.3V
D1.5V
D1.5V
D1.5V
D1.5V
D1.5V
D1.5V
DDR_VTT
A_DDR_CKE_IC3501
B_DDR_CKE_IC3503
A_DDR_CKE
A_DDR_CKE_IC3501
B_DDR_CKE
B_DDR_CKE_IC3503
B_D B_DDR_DQS0- B_D B_DDR_DQS1-
A_D A_DDR_DQS1- A_D A_DDR_DQS0-
C_D C_DDR_DQS0- C_D C_DDR_DQS1-
A_D A_DDR_DQS2- A_D A_DDR_DQS3-
B_D B_DDR_DQS2- B_D B_DDR_DQS3-
C_D
005
C_DDR_A2
005
C3553 0.1u 10V
C3542 0.01u
25V
A_DDR_CS#
005
C_DDR_DQ5
005
C_DDR_DQS0-
005
C3556 0.1u
10V
C3543 0.01u 25V
B_DDR_DQ15
005
C_DDR_BA1
005
C_DDR_A4
005
C3532 0.1u
10V
B_DDR_A12
005
A_DDR_DQ7
005
B_DDR_DQ14
005
C3560
10u 16V
KZA510WJPZ
C3533 0.1u
10V
A_DDR_A9
005
C_DDR_A11
005
C3534 0.1u
10V
B_DDR_DQ7
005
C3544 10u 16V KZA510WJPZ
A_DDR_A3
005
C_DDR_DQ7
005
B_DDR_RST
005
R3526
240
F
A_DDR_A5
005
A_DDR_DQ4
005
A_DDR_A10
005
C3538
10u 16V
KZA510WJPZ
A_DDR_BA2
005
C_DDR_A5
005
A_DDR_A8
005
C_DDR_A12
005
C_DDR_DQ11
005
A_DDR_WE#
005
A_DDR_DQ12
005
B_DDR_A3
005
B_DDR_A1
005
B_DDR_DQ5
005
C_DDR_DQ4
005
B_DDR_DQS0-
005
A_DDR_DQ6
005
C3522 10u 16V KZA510WJPZ
B_DDR_DQ25
005
R3501 100
B_DDR_DQM0
005
IXD751WJQZ
A1
VDDQ
B1
VSSQ
C1
VDDQ
D1
VSSQ
E1 VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1 ODT L1
NC
M1 VSS N1 VDD P1 VSS R1 VDD T1 VSS
T2
#RESET
T3
A13(NC)
T7
A14(NC)
T8
A8
T9 VSS R9 VDD P9 VSS N9 VDD M9 VSS L9
NC
K9 CKE J9
NC
H9
VDDQ
G9
VSSQ
F9 VSSQ E9
VDDQ
D9 VDD C9
VDDQ
B9
VSSQ
A9
VSS
A8 VDDQ
A7 DQU4
A3 DQU7
A2
DQU5
B2 VDD C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2 VSS K2 VDD L2 #CS M2 BA0 N2 A3 P2 A5 R2
A7
R3 A9
R7
A11
R8
A6
P8
A4
N8 BA1 M8
VREFCA
L8
ZQ
K8 VDD J8 VSS H8
DQL5
G8 VSS F8 DQL3 E8
VSSQ
D8
VSSQ
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3 DQU1 D3
DMU
E3 DQL0 F3 DQSL G3
#DQSL
H3 DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3 A0 P3 A2
P7
A1
N7
A12(#BC)
M7
NC
L7
A10(AP)
K7 #CLK J7 CLK H7 DQL7 G7
VDD
F7 DQL1 E7 DML D7 DQU0 C7 DQSU
A_D
005
A_DDR_DQM0
005
C_DDR_ODT
005
R3515 1K F
B_DDR_DQ20
005
A_D
005
B_DDR_A2
005
A_DDR_DQ16
005
C_DDR_RST
005
A_DDR_DQS3-
005
B_DDR_DQ8
005
C_DDR_A3
005
C3523 0.1u 10V
B_DDR_DQ28
005
C_DDR_DQ15
005
C3521 0.1u 10V
B_DDR_DQ26
005
A_DDR_DQS0-
005
A_DDR_DQM2
005
B_DDR_A4
005
D1.5V
016
B_D
005
B_DDR_DQ4
005
R3516 1K F
B_DDR_DQ23
005
B_DDR_A0
005
IXD751WJQZ
A1
VDDQ
B1
VSSQ
C1
VDDQ
D1
VSSQ
E1
VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1 NC K1 ODT L1
NC
M1 VSS N1 VDD P1 VSS R1 VDD T1 VSS
T2
#RESET
T3
A13(NC)
T7
A14(NC)
T8
A8
T9 VSS R9 VDD P9 VSS N9 VDD M9 VSS L9
NC
K9 CKE J9
NC
H9
VDDQ
G9
VSSQ
F9
VSSQ
E9
VDDQ
D9 VDD C9
VDDQ
B9
VSSQ
A9 VSS
A8 VDDQ
A7 DQU4
A3 DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2 VDD L2 #CS M2 BA0 N2 A3 P2 A5 R2 A7
R3
A9
R7
A11
R8 A6 P8
A4
N8 BA1 M8
VREFCA
L8
ZQ
K8 VDD J8 VSS H8 DQL5 G8
VSS
F8
DQL3
E8 VSSQ D8 VSSQ C8 DQU2 B8 DQU6
B7 #DQSU
B3 VSS C3 DQU1 D3 DMU E3 DQL0 F3 DQSL G3 #DQSL H3 DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3 A0 P3
A2
P7
A1
N7
A12(#BC)
M7 NC L7
A10(AP)
K7 #CLK J7 CLK H7 DQL7 G7 VDD F7 DQL1 E7 DML D7 DQU0 C7 DQSU
B_DDR_DQ27
005
C3517 0.1u 10V
B_DDR_DQ31
005
C_DDR_DQ8
005
C3515 0.1u
10V
A_D
005
C_DDR_A8
005
C3518 0.01u
25V
A_DDR_DQ26
005
A_DDR_DQ8
005
C3519 0.01u
25V
A_DDR_DQ21
005
B_DDR_A6
005
C3508 0.1u
10V
B_DDR_DQ19
005
B_DDR_DQ2
005
C3509 0.1u
10V
B_D
005
C_DDR_CLK0-
005
C3510 0.1u
10V
A_DDR_DQ24
005
C3511 0.1u 10V
A_DDR_CLK0-
005
B_DDR_DQ21
005
B_D
005
C3512 0.1u 10V
B_D
005
A_DDR_DQ18
005
A_VREFDQ1
005
C3513 0.1u 10V
B_DDR_DQ29
005
A_VREFDQ2
005
C_DDR_DQM0
005
C3549 0.1u 10V
C3525 0.1u 10V
A_DDR_BA0
005
A_DDR_DQM3
005
B_VREFDQ2
005
A_DDR_DQ5
005
C3527 0.1u 10V
C_DDR_A6
005
B_DDR_DQ18
005
B_VREFDQ1
005
A_DDR_ODT
005
C3546
10u 16V
KZA510WJPZ
C3507 0.1u 10V
C_DDR_WE#
005
B_DDR_DQM2
005
C_VREFDQ1
005
R3518
1K F
A_DDR_DQ29
005
C3514
10u 16V
KZA510WJPZ
C_DDR_DQ9
005
B_DDR_DQ16
005
R3520
240
F
A_DDR_DQ2
005
A_DDR_DQ28
005
B_DDR_A7
005
A_DDR_DQS2-
005
IXD751WJQZ
A1 VDDQ B1 VSSQ C1 VDDQ D1 VSSQ E1 VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1 ODT L1
NC
M1 VSS N1 VDD P1 VSS R1 VDD T1 VSS
T2
#RESET
T3
A13(NC)
T7
A14(NC)
T8
A8
T9 VSS R9 VDD P9 VSS N9 VDD M9 VSS L9
NC
K9 CKE J9
NC
H9 VDDQ G9 VSSQ F9 VSSQ E9 VDDQ D9 VDD C9 VDDQ B9 VSSQ A9 VSS
A8 VDDQ
A7 DQU4
A3 DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2 VSS K2 VDD L2 #CS M2 BA0 N2 A3 P2 A5 R2 A7
R3 A9
R7 A11
R8
A6
P8
A4
N8 BA1 M8
VREFCA
L8
ZQ
K8 VDD J8 VSS H8 DQL5 G8 VSS F8 DQL3 E8 VSSQ D8 VSSQ C8 DQU2 B8 DQU6
B7
#DQSU
B3 VSS C3 DQU1 D3 DMU E3 DQL0 F3 DQSL G3 #DQSL H3 DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3 A0 P3 A2
P7
A1
N7
A12(#BC)
M7 NC L7
A10(AP)
K7 #CLK J7 CLK H7 DQL7 G7 VDD F7 DQL1 E7 DML D7 DQU0 C7 DQSU
B_DDR_BA0
005
B_DDR_DQ22
005
C3520 10u 16V KZA510WJPZ
B_DDR_DQ0
005
B_DDR_DQ24
005
C3505 0.1u 10V
A_DDR_DQ31
005
IXD751WJQZ
A1
VDDQ
B1 VSSQ C1
VDDQ
D1
VSSQ
E1 VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1 NC K1 ODT L1 NC M1 VSS N1 VDD P1 VSS R1 VDD T1 VSS
T2
#RESET
T3
A13(NC)
T7
A14(NC)
T8
A8
T9 VSS R9 VDD P9 VSS N9 VDD M9 VSS L9 NC K9 CKE J9 NC H9
VDDQ
G9
VSSQ
F9 VSSQ E9 VDDQ D9 VDD C9
VDDQ
B9 VSSQ A9
VSS
A8 VDDQ
A7 DQU4
A3 DQU7
A2
DQU5
B2 VDD C2
DQU3
D2
VDDQ
E2 VSSQ F2
DQL2
G2 DQL6 H2
VDDQ
J2 VSS K2 VDD L2
#CS
M2 BA0 N2 A3 P2 A5 R2 A7
R3 A9
R7 A11
R8 A6 P8 A4 N8 BA1 M8
VREFCA
L8 ZQ K8 VDD J8 VSS H8
DQL5
G8 VSS F8 DQL3 E8 VSSQ D8 VSSQ C8 DQU2 B8 DQU6
B7
#DQSU
B3 VSS C3 DQU1 D3 DMU E3
DQL0
F3 DQSL G3 #DQSL H3 DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3 BA2 N3 A0 P3 A2
P7
A1
N7
A12(#BC)
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7 DQL7 G7 VDD F7 DQL1 E7 DML D7 DQU0 C7 DQSU
A_DDR_A7
005
B_DDR_DQ30
005
R3517
1K F
C_DDR_DQ10
005
A_DDR_DQ3
005
B_DDR_DQM3
005
R3519
240
F
B_DDR_RAS#
005
B_DDR_BA2
005
A_DDR_A1
005
A_DDR_DQ30
005
C3516
10u 16V
KZA510WJPZ
C_D
005
A_DDR_A0
005
B_DDR_ODT
005
A_DDR_DQ20
005
A_DDR_DQS1-
005
C_DDR_DQ12
005
B_DDR_DQS3-
005
A_DDR_RST
005
B_DDR_BA1
005
C_DDR_A0
005
A_DDR_DQ27
005
B_DDR_DQ6
005
C_DDR_DQ13
005
B_DDR_DQM1
005
A_DDR_DQ23
005
C_DDR_BA0
005
A_DDR_A13
005
A_DDR_DQ25
005
A_D
005
A_DDR_DQM1
005
B_DDR_DQ17
005
B_DDR_A14
005
B_DDR_DQ10
005
C_DDR_DQ1
005
A_DDR_DQ19
005
C_DDR_DQ0
005
B_DDR_DQ1
005
A_DDR_DQ17
005
A_DDR_DQ11
005
C_DDR_BA2
005
A_DDR_A4
005
B_DDR_DQS2-
005
A_DDR_CAS#
005
B_DDR_A13
005
A_DDR_DQ22
005
B_DDR_DQ11
005
C_DDR_DQ2
005
B_DDR_CAS#
005
B_DDR_CS#
005
B_DDR_A10
005
A_DDR_A6
005
A_DDR_DQ10
005
A_DDR_DQ9
005
A_D
005
A_DDR_A2
005
C_DDR_A14
005
A_DDR_A14
005
R3521 1K F
C_DDR_CKE
005
B_D
005
C_DDR_DQS1-
005
B_DDR_DQ12
005
C_DDR_DQ14
005
C_DDR_A13
005
R3524 1K
F
C3529 0.1u 10V
B_DDR_A8
005
A_DDR_A12
005
B_DDR_DQS1-
005
C3531 0.1u 10V
B_DDR_A9
005
C3551 0.1u 10V
C_DDR_CAS#
005
C_DDR_A9
005
C3563 0.1u 10V
R3523 1K
F
C_DDR_A1
005
A_DDR_A11
005
A_DDR_DQ15
005
C3558 0.1u
10V
C3547 0.1u 10V
A_DDR_DQ13
005
C_DDR_DQ3
005
B_DDR_CLK0-
005
C3557
10u 16V
KZA510WJPZ
R3525
240
F
C_DDR_RAS#
005
A_DDR_DQ14
005
A_DDR_RAS#
005
R3529
240
F
C3545 0.1u 10V
C_DDR_DQ6
005
C_DDR_CS#
005
C_DDR_DQM1
005
C3559
0.015u
25V
C3540
10u 16V
KZA510WJPZ
B_DDR_A11
005
C_D
005
B_DDR_DQ3
005
IXD751WJQZ
A1 VDDQ B1 VSSQ C1 VDDQ D1 VSSQ E1 VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1 ODT L1
NC M1
VSS N1 VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RESET
T3
A13(NC)
T7
A14(NC)
T8 A8
T9 VSS R9 VDD P9 VSS N9 VDD M9 VSS L9
NC
K9 CKE J9
NC
H9 VDDQ G9 VSSQ F9 VSSQ E9 VDDQ D9 VDD C9 VDDQ B9 VSSQ A9 VSS
A8 VDDQ
A7
DQU4
A3
DQU7
A2 DQU5 B2 VDD C2 DQU3 D2 VDDQ E2 VSSQ F2 DQL2 G2 DQL6 H2 VDDQ J2 VSS K2 VDD L2 #CS M2 BA0 N2
A3
P2
A5
R2 A7
R3 A9
R7 A11
R8 A6
P8
A4
N8 BA1 M8
VREFCA
L8
ZQ
K8 VDD J8 VSS H8 DQL5 G8 VSS F8 DQL3 E8 VSSQ D8 VSSQ C8 DQU2 B8 DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3 #WE M3 BA2 N3 A0 P3 A2
P7
A1
N7
A12(#BC)
M7 NC L7
A10(AP)
K7 #CLK J7 CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQSU
R3522 1K F
B_DDR_DQ9
005
B_DDR_DQ13
005
A_DDR_CKE
005
C3561 0.1u 10V
C3535 0.1u 10V
B_DDR_WE#
005
R3527 1K F
C3536 0.1u 10V
A_DDR_BA1
005
R3512 100
R3509
100
C3554 0.1u
10V
C3537 0.1u 10V
B_DDR_CKE
005
C_DDR_A7
005
C_DDR_A10
005
R3528 1K F
C3541 0.1u 10V
A_DDR_DQ1
005
B_DDR_A5
005
A_DDR_DQ0
005
C3555 0.1u
10V
C3539 0.1u
10V
A_DDR_CSD#
005
R3507
47
R3508
47
C3501 0.1u
R3510
47
C3502 0.1u
R3511
47
R3513
47
C3503 0.1u
R3514
47
B_DDR_CSD#
005
C_DDR_CSD#
005
R3530 4.7K
C3579 10u
C3580
10u
C3577
0.1u
C3578
0.1u
C3575 10u
10u 16V C3574
C3576 1u
BD3539NU
1
VTT_IN
2
VTT
3
GND
4
EN
5
VTTS
6
VREF
7
VDDQ
8
VCC
G
C3581 0.1u
R3531
220 CY
D3.3V
016
R3534
47
1
2
3
4
5
6
7
8
R3535
47
1
2
3
4
5
6
7
8
R3536
47
1
2
3
4
5
6
7
8
R3532
47
1
2
3
4
5
6
7
8
R3537
47
1
2
3
4
5
6
7
8
R3533
47
1
2
3
4
5
6
7
8
R3538
47
1
2
3
4
5
6
7
8
R3543
47
1
2
3
4
5
6
7
8
R3539
47
1
2
3
4
5
6
7
8
R3540
47
1
2
3
4
5
6
7
8
R3541
47
1
2
3
4
5
6
7
8
R3542
47
1
2
3
4
5
6
7
8
C3582 0.1u
C3583 0.1u
C3584 0.1u
C3585 0.1u
C3586 0.1u
C3587 0.1u
C3588 0.1u
C3589 0.1u
C3590 0.1u
C3591 0.1u
C3592 0.1u
C3593 0.1u
C3564
0.1u
10V
C3565
0.1u
10V
C3566
0.1u
10V
C3567 0.1u
10V
C3568 0.1u
10V
C3569 0.1u
10V
C3570 0.1u
10V
C3571 0.1u
10V
C3572 0.1u
10V
C3573 0.1u
10V
R3544
68
R3545
68
TO POWER (016) TO CPU (005)
IC3501 DDR3 #1
4Gbit, 1866Mbps
SAMSUNG
IC3502 DDR3 #2
4Gbit, 1866Mbps
SAMSUNG
IC3503
DDR3 #3
4Gbit, 1866Mbps
SAMSUNG
IC3504 DDR3 #4
4Gbit, 1866Mbps
SAMSUNG
IC3505 DDR3 #3
4Gbit, 1866Mbps
SAMSUNG
IC3506
8
A
H
1
G
L
T
K
J
A
9
R
G
T
T
3
K
1
E
8
A
D
3
H
7
K
T
9
N M
P
1
E
L
1
A
R
D F
J
7
R
J
8
G
H
B
9
E
T
M
T
F R
B
D
8
9
3
9
8
P B
M
P
P
G
J
2
B
D M
2
L
B
2
J E
A
G
9
R
89
B P D
2
A K
1
7
B N T
C
F
3
1
G
P
1
M R LL
7
C
R
R E
B
7
3
8
3
K
K G
F
J
H
1
D
C
N
F
E
3
J
7
8
L
C
C
9
7
M
2
L F L
K
D
T
G
7
K D
H
C
N
J
C
C
F
N
N
A
F
N
3
2
A
2
H H
2
M
N
E H P
P
M
E
MAIN06(DDR)
Channel-A
C-le
nna
hC
B-le
nna
hC