71
LC-60LE635
LC-60LE638
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
I
H
G
F
E
D
C
B
A
Main Unit Diagram DUNTKF733WE 5/12
(DDR)
2_RESET_HSS
3_BA0_HSS
1_CS0#_HSS
A_DDR_DQ4
3_CKE_HSS
A_DDR_A11
A_DDR_CLK1N_621MHz
1_ODT_HSS
3_ODT_HSS
1_A3
1_CKE_HSS
A_DDR_DQ27
A_DDR_WE#
1_CAS#_HSS
A_DDR_DQ24
B_DDR_DQ0
2_CAS#_HSS
3_CS0#_HSS
B_DDR_BA1
A_DDR_DQM2
A_DDR_DQ9
A_DDR_DQ6
2_A9
A_DDR_DQ21
A_DDR_DQ15
3_A2
A_DDR_DQS0N
1_RESET_HSS
3_RAS#_HSS
A_DDR_ODT
2_D1.5V
1_A0
B_DDR_DQ15
A_DDR_CS0#
2_A12
2_A0
B_DDR_DQS1N
1_A12
A_DDR_RESET
A_DDR_A9
1_A10
2_WE#_HSS
2_BA0_HSS
B_DDR_CLKEN
B_DDR_DQ12
A_DDR_BA1
B_DDR_DQ8
3_A0
1_A11
1_RAS#_HSS
B_DDR_DQ7
A_DDR_A12
A_DDR_DQS0N
B_DDR_A4
A_DDR_A3
3_A11
2_CS0#_HSS
2_A8
2_CKE_HSS
3_A1
2_BA2_HSS
A_DDR_DQ4
1_A12
B_DDR_DQM1
1_A8
B_DDR_DQ13
2_A5
A_DDR_MCLK1P_621MHz
1_A4
A_DDR_DQ19
A_DDR_CLK1P_621MHz
B_DDR_DQ13
A_DDR_A0
3_A9
1_A11
2_A10
3_A8
A_DDR_BA2
3_CAS#_HSS
B_DDR_A10
1_A4
A_DDR_DQ12
2_A8
B_DDR_A6
A_DDR_DQM3
A_DDR_A13
3_BA1_HSS
B_DDR_DQ14
1_A2
1_A13
A_DDR_BA0
B_DDR_A8
A_DDR_A7
1_A5
B_DDR_DQ4
A_DDR_DQS3P
2_A7
B_DDR_ODT
A_DDR_DQS0P
A_DDR_BA0
A_DDR_DQ3
2_RAS#_HSS
B_DDR_A1
2_A3
B_DDR_DQ11
A_DDR_DQS2P
2_CAS#_HSS
2_A6
1_BA2_HSS
B_DDR_CLK0N_621MHz
1_BA0_HSS
1_A10
2_A11
A_DDR_DQS1N
A_DDR_A13
3_WE#_HSS
2_A12
A_DDR_DQ14
B_DDR_A2
3_CS0#_HSS
A_DDR_A0
A_DDR_DQ17
1_A5
1_CS0#_HSS
A_DDR_DQ28
1_BA2_HSS
1_BA1_HSS
A_DDR_A8
B_DDR_WE#
2_A1
3_A6
A_DDR_BA2
3_A5
A_DDR_A6
B_DDR_DQ2
A_DDR_A3
3_A12
A_DDR_CLKEN
A_DDR_DQ23
A_DDR_CS0#
B_DDR_DQ1
1_WE#_HSS
2_RESET_HSS
B_DDR_DQM1
A_DDR_DQ6
3_A10
A_DDR_RAS#
B_DDR_DQ9
A_DDR_DQ2
2_A2
2_A5
A_DDR_RESET
B_DDR_RAS#
2_A10
A_DDR_DQ23
A_DDR_MCLK0P_621MHz
1_A2
A_DDR_WE#
A_DDR_DQM0
B_DDR_DQ0
B_DDR_DQ3
A_DDR_DQ0
B_DDR_DQ7
A_DDR_DQM1
3_A3
A_DDR_DQ16
2_ODT_HSS
A_DDR_CLK0N_621MHz
1_D1.5V
1_A1
A_DDR_A1
A_DDR_DQS2P
1_A0
2_A4
B_DDR_A7
B_DDR_DQS1P
B_DDR_DQS1P
A_DDR_DQ10
A_DDR_DQ22
3_A13
A_DDR_DQ10
A_DDR_BA1
A_DDR_DQ15
A_DDR_DQ26
A_DDR_A12
1_A6
B_DDR_A3
A_DDR_DQS2N
A_DDR_DQS1N
3_A0
A_DDR_DQM2
A_DDR_DQ14
2_A13
3_RESET_HSS
3_BA2_HSS
B_DDR_A12
A_DDR_DQ30
3_A12
A_DDR_DQ18
2_A11
B_DDR_DQ5
A_DDR_DQ7
B_DDR_DQ9
B_DDR_CS0#
3_BA2_HSS
B_DDR_DQ6
A_DDR_DQM1
1_A7
B_DDR_CAS#
A_DDR_DQ22
2_BA0_HSS
B_DDR_DQ12
A_DDR_A4
A_DDR_MCLK1N_621MHz
A_DDR_DQ3
3_A1
1_A13
3_A3
B_DDR_BA2
2_WE#_HSS
3_A2
B_DDR_DQ6
A_DDR_DQ29
2_A6
2_A7
3_ODT_HSS
1_RAS#_HSS
3_CKE_HSS
A_DDR_DQ25
A_DDR_DQ24
A_DDR_DQ5
A_DDR_A1
1_A1
A_DDR_DQ8
A_DDR_DQS1P
2_A2
3_RESET_HSS
3_A4
A_DDR_A8
B_DDR_MCLK0P_621MHz
2_A9
3_CAS#_HSS
A_DDR_DQ19
2_A13
1_A8
2_A3
A_DDR_DQ29
A_DDR_DQ7
B_DDR_RESET
B_DDR_DQS0N
A_DDR_A4
2_ODT_HSS
B_DDR_DQ10
B_DDR_MCLK0N_621MHz
A_DDR_A6
A_DDR_DQ0
1_WE#_HSS
A_DDR_MCLK0N_621MHz
B_DDR_A5
A_DDR_DQ5
B_DDR_DQS0P
A_DDR_DQM0
1_A7
1_BA1_HSS
A_DDR_DQ25
B_DDR_DQ8
3_A8
A_DDR_CAS#
B_DDR_DQM0
B_DDR_DQ3
A_DDR_DQS3N
3_WE#_HSS
A_DDR_DQ18
A_DDR_DQM3
1_CKE_HSS
B_DDR_A13
A_DDR_A7
A_DDR_DQ9
A_DDR_A9
A_DDR_DQ20
3_D1.5V
3_A10
B_DDR_A9
A_DDR_CLKEN
2_BA2_HSS
3_A7
A_DDR_A2
A_DDR_DQ11
3_A6
3_A7
A_DDR_DQS2N
A_DDR_A10
A_DDR_DQ1
A_DDR_CLK0P_621MHz
2_BA1_HSS
1_BA0_HSS
A_DDR_DQ2
A_DDR_A10
A_DDR_DQ17
B_DDR_DQS1N
3_RAS#_HSS
A_DDR_A2
B_DDR_DQ4
B_DDR_BA0
1_A9
A_DDR_DQS0P
1_CAS#_HSS
A_DDR_DQ28
A_DDR_DQ20
B_DDR_A11
A_DDR_DQ12
A_DDR_DQ13
2_CS0#_HSS
3_A13
3_A5
A_DDR_DQS3N
1_ODT_HSS
B_DDR_DQ2
A_DDR_DQ26
A_DDR_A11
B_DDR_DQ10
A_DDR_RAS#
3_A4
A_DDR_DQ11
1_RESET_HSS
A_DDR_A5
B_DDR_DQS0N
1_A6
A_DDR_DQ16
B_DDR_CLK0P_621MHz
A_DDR_DQ31
A_DDR_CAS#
A_DDR_A5
B_DDR_DQ1
B_DDR_DQM0
A_DDR_DQ13
A_DDR_DQ1
A_DDR_DQ8
B_DDR_DQ5
2_A4
A_DDR_DQS1P
2_A1
2_CKE_HSS
B_DDR_DQ15
2_A0
A_DDR_ODT
2_BA1_HSS
3_A11
B_DDR_A0
A_DDR_DQ31
3_BA0_HSS
2_RAS#_HSS
3_BA1_HSS
A_DDR_DQ21
B_DDR_DQ14
A_DDR_DQS3P
B_DDR_DQ11
A_DDR_DQ27
3_A9
B_DDR_DQS0P
1_A3
A_DDR_DQ30
1_A9
*FL3509
NA119WJ
B_DDR_DQS1P
004
B_DDR_A4
004
B_DDR_A6
004
A_DDR_DQ25
004
R3513
47
B_DDR_DQ9
004
A_DDR_DQ21
004
A_DDR_DQS0P
004
A_DDR_DQM1
004
C3504
0.1u
10V
K
B_DDR_A12
004
*R3543
1K
F
B_DDR_DQ0
004
A_DDR_MCLK0N_621MHz
004
A_DDR_DQ26
004
A_DDR_DQ18
004
R3509
47
1
2
3
4
5
6
7
8
A_DDR_DQS0N
004
A_DDR_DQ13
004
R3524
47
1
2
3
4
5
6
7
8
R3517
1K
F
R3527
47
B_DDR_RAS#
004
R3531
47
1
2
3
4
5
6
7
8
A_DDR_A0
004
A_DDR_A10
004
A_DDR_A7
004
A_DDR_DQ23
004
IXD242WJQZ
A1
VDDQ
B1
VSSQ
C1
VDDQ
D1
VSSQ
E1
VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RESET
T3
A13(NC)
T7
NC
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VSS
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VSSQ
F9
VSSQ
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VSSQ
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A11
R8
A6
P8
A4
N8
BA1
M8
VREFCA
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VSSQ
D8
VSSQ
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3
A0
P3
A2
P7
A1
N7
A12(#BC)
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQSU
A_DDR_A2
004
*C3525
10u
16V
KZA237WJ
D+1.5V
004
A_DDR_A9
004
B_DDR_DQ15
004
FL3506
NA119WJ
R3528
47
B_DDR_ODT
004
A_DDR_CS0#
004
A_DDR_DQ14
004
B_DDR_DQ8
004
C3514
0.1u
10V
K
B_DDR_DQ6
004
A_DDR_DQ12
004
A_DDR_DQ10
004
A_DDR_DQ8
004
A_DDR_DQ19
004
A_DDR_DQ29
004
R3521
1K
F
B_DDR_A1
004
A_DDR_RAS#
004
*C3522
10u
16V
KZA237WJ
B_DDR_A0
004
A_DDR_DQ20
004
R3522
1K
F
*R3547
1K
F
B_DDR_DQ4
004
B_DDR_DQ12
004
IXD242WJQZ
A1
VDDQ
B1
VSSQ
C1
VDDQ
D1
VSSQ
E1
VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RESET
T3
A13(NC)
T7
NC
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VSS
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VSSQ
F9
VSSQ
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VSSQ
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A11
R8
A6
P8
A4
N8
BA1
M8
VREFCA
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VSSQ
D8
VSSQ
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3
A0
P3
A2
P7
A1
N7
A12(#BC)
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQSU
*FL3507
NA119WJ
C3509
0.1u
10V
K
*R3535
47
1
2
3
4
5
6
7
8
A_DDR_DQ6
004
A_DDR_DQS1N
004
B_DDR_DQ7
004
R3502
1K
F
A_DDR_DQ7
004
R3510
47
1
2
3
4
5
6
7
8
*C3516
10u
16V
KZA237WJ
A_DDR_MCLK1P_621MHz
004
A_DDR_DQ4
004
B_DDR_CLKEN
004
B_DDR_DQ1
004
B_DDR_A13
004
R3523
47
1
2
3
4
5
6
7
8
*R3537
47
1
2
3
4
5
6
7
8
*C3512
10u
16V
KZA237WJ
B_DDR_MCLK0N_621MHz
004
A_DDR_DQ1
004
IXD266WJQZ
A1
VDDQ
B1
VSSQ
C1
VDDQ
D1
VSSQ
E1
VSS
F1
VDDQ
G1
VSSQ
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RESET
T3
A13(NC)
T7
NC
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VSS
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VSSQ
F9
VSSQ
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VSSQ
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VSSQ
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A11
R8
A6
P8
A4
N8
BA1
M8
VREFCA
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VSSQ
D8
VSSQ
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3
A0
P3
A2
P7
A1
N7
A12(#BC)
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQSU
*C3520
0.1u
10V
K
A_DDR_DQM3
004
A_DDR_DQM0
004
*R3539
47
C3515
0.1u
10V
K
C3511
0.1u
10V
K
A_DDR_A11
004
C3513
0.1u
10V
K
A_DDR_MCLK0P_621MHz
004
B_DDR_BA2
004
R3512
100
*C3519
0.1u
10V
K
B_DDR_DQ5
004
B_DDR_DQ13
004
A_DDR_MCLK1N_621MHz
004
A_DDR_DQM2
004
B_DDR_DQS1N
004
A_DDR_DQ11
004
B_DDR_DQS0N
004
R3515
47
A_DDR_BA1
004
B_DDR_DQ2
004
*C3524
0.1u
10V
K
B_DDR_DQ11
004
B_DDR_BA1
004
FL3501
NA119WJ
R3505
1K
F
*C3527
0.1u
10V
K
*R3540
47
FL3502
NA119WJ
*R3538
47
B_DDR_BA0
004
B_DDR_A7
004
A_DDR_DQS1P
004
D+1.5V
010
A_DDR_DQ31
004
A_DDR_A1
004
*R3548
1K
F
C3501
0.1u
10V
K
R3508
47
1
2
3
4
5
6
7
8
R3511
47
1
2
3
4
5
6
7
8
B_DDR_DQM0
004
A_DDR_DQ3
004
R3514
47
C3508
0.1u
10V
K
C3517
0.1u
10V
K
*C3523
0.1u
10V
K
R3504
1K
F
A_DDR_A13
004
A_DDR_DQ22
004
A_DDR_A6
004
*C3521
0.1u
10V
K
B_DDR_DQ14
004
FL3504
NA119WJ
A_DDR_A4
004
B_DDR_A10
004
R3525
47
1
2
3
4
5
6
7
8
B_DDR_WE#
004
*R3533
47
1
2
3
4
5
6
7
8
A_DDR_A3
004
A_DDR_DQ28
004
B_DDR_CS0#
004
A_DDR_DQS2N
004
*R3544
1K
F
A_DDR_DQS2P
004
B_DDR_RESET
004
A_DDR_DQS3N
004
R3530
47
1
2
3
4
5
6
7
8
C3510
0.1u
10V
K
FL3505
NA119WJ
C3507
0.1u
10V
K
B_DDR_A9
004
A_DDR_BA2
004
A_DDR_A5
004
FL3503
NA119WJ
A_DDR_A12
004
A_DDR_DQ16
004
B_DDR_A8
004
R3526
47
R3519
100
*C3503
10u
16V
KZA237WJ
A_DDR_CAS#
004
*R3536
47
1
2
3
4
5
6
7
8
R3518
1K
F
R3501
1K
F
*C3506
10u
16V
KZA237WJ
*C3526
0.1u
10V
K
C3518
0.1u
10V
K
B_DDR_A11
004
B_DDR_DQ10
004
A_DDR_A8
004
B_DDR_A5
004
A_DDR_DQ30
004
R3529
47
A_DDR_DQ15
004
A_DDR_BA0
004
A_DDR_DQ0
004
B_DDR_A3
004
*R3541
47
*R3534
47
1
2
3
4
5
6
7
8
A_DDR_DQ5
004
R3507
47
1
2
3
4
5
6
7
8
B_DDR_CAS#
004
A_DDR_DQ17
004
B_DDR_DQS0P
004
A_DDR_DQ24
004
A_DDR_DQ9
004
R3516
47
A_DDR_DQ27
004
A_DDR_WE#
004
A_DDR_DQS3P
004
A_DDR_ODT
004
C3502
0.1u
10V
K
B_DDR_A2
004
B_DDR_DQ3
004
C3505
0.1u
10V
K
A_DDR_DQ2
004
B_DDR_MCLK0P_621MHz
004
A_DDR_RESET
004
B_DDR_DQM1
004
A_DDR_CLKEN
004
*R3542
0
2
1
3
4
*R3545
100
*R3546
240
F
R3532
0
2
1
3
4
R3506
0
2
1
3
4
R3520
240
F
R3503
240
F
*FL3508
NA119WJ
*C3532
10u
16V
KZA237WJ
*C3533
10u
16V
KZA237WJ
*C3534
10u
16V
KZA237WJ
TO MAIN4(CPU)
TO MAIN10(POWER SUPPLY)
TO MAIN4(CPU)
TO MAIN4(CPU)
*IC3502
DDR3 #2
2Gbit, 1333Mbps (9-9-9)
Samsung
*IC3501
DDR3 #1
2Gbit, 1333Mbps (9-9-9)
Sasmsung
*IC3503
DDR3 #3
1Gbit, 1333Mbps (9-9-9)
Samsung
2G+2G+1G
1G+1G+1G
2G+2G
2Gbit
2Gbit
-
1Gbit
1Gbit
1Gbit
2Gbit
2Gbit
1Gbit
Vender
DUNTKF733WE55/57
1
R
B
B
E
M
T
G
A
M
2
2
M
K
F
9
H
H
J
K
F
B-side DDR3
1
T
G
R
P
3
K
8
2
1
P
G
L
F
A-side DDR3X2
P
N
8
7
N
L
R
3
B
N
J
8
C
E
H
9
D
7
A
D
D
3
E
7
L
9
J
A
T
C
C
IC3501
IC3502
IC3503
Ref.
仕向け
Channel-A
Channel-B
Summary of Contents for AQUOS LC-60LE635E
Page 7: ......
Page 8: ......
Page 9: ......
Page 10: ......
Page 11: ......
Page 12: ......
Page 13: ......
Page 61: ...61 LC 60LE635 LC 60LE638 Power Unit Layout RUNTKA847WJN1 1 I H G F E D C B A 2 3 4 5 6 7 ...