Circuit Diagrams and PWB Layouts
10.
SSB: FPGA Interface
I2
33
E5
I2
3
2 B5
I21
3
F4
I212 E4
I209 D1
I207 F2
I206 F2
I205 B1
I201 A4
F2
3
9 E4
F2
38
C6
F2
38
E4
F2
3
7 B6
F2
3
6 C6
5202 A5
5201 A1
4206 E
3
4205 F1
4204 F
3
420
3
F2
4202 E1
4201 E2
3
24
8
F5
3
247 E5
3
246 C4
3
240 C4
3
2
38
C4
3
2
3
6 B5
3
2
3
5 C4
F229 C6
F22
8
C4
F227 C2
F225 C4
F224 B2
F22
3
B2
F222 B2
F211 D1
F210 E7
F20
8
D6
F207 C6
F205 C6
F204 C4
F20
3
C6
F202 C4
F201 C6
I2
3
4 F5
2215 F2
2214 B4
2211 B1
2210 F5
2209 F4
220
8
F4
2207 F4
2206 F4
2205 F4
2204 E1
220
3
E2
2202 D6
2201 D5
1206 E
8
1205 E7
3
2
3
4 C4
3
2
3
2 B4
3
2
3
1 B4
3
225 E5
3
224 E5
3
222 E5
3
207 F5
3
206 D1
3
205 D1
3
204 D1
3
20
3
D2
3
202 D5
3
201 C5
2219 F
3
221
8
F2
2217 F2
7201 B1
E
D
C
B
A
8
7
1204 B5
120
3
C6
1202 E
3
F
E
D
C
B
A
2216 F2
6
5
4
3
2
1
6
5
4
3
2
1
8
F
7
DATA
GND
A
S
DI
DCLK
C
S
_
VCC
F2
3
7 B6
RE
S
FPGA INTERFACE
F2
3
6 C6
I205 B1
F2
38
C6
F2
3
9 E4
I2
3
2 B5
I21
3
F4
I209 D1
F2
38
E4
I201 A4
TO DRIVE IC AL DRIVER
S
RE
S
I207 F2
I206 F2
I212 E4
AMBILIGHT ONLY
I2
33
E5
3
247 E5
3
24
8
F5
4201 E2
3
2
3
6 B5
3
246 C4
3
240 C4
3
2
3
5 C4
4202 E1
3
2
38
C4
2217 F2
7201 B1
5202 A5
5201 A1
4206 E
3
4205 F1
4204 F
3
420
3
F2
F20
3
C6
F202 C4
F211 D1
F222 B2
I2
3
4 F5
FOR PR
OGRAMMING FPGA
F204 C4
RE
S
F20
8
D6
F205 C6
RE
S
RE
S
F207 C6
F201 C6
F210 E7
F229 C6
F22
8
C4
F227 C2
F225 C4
F224 B2
F22
3
B2
(FOR DEVELOPMENT)
RE
S
3
2
3
4 C4
S
OFTW
ARE DEB
U
GGER
3
2
3
2 B4
3
2
3
1 B4
1205 E7
1206 E
8
E
D
C
B
A
2216 F2
2215 F2
2214 B4
2211 B1
2210 F5
2209 F4
220
8
F4
2207 F4
2206 F4
2205 F4
2204 E1
220
3
E2
2202 D6
2201 D5
3
20
3
D2
3
202 D5
3
204 D1
RE
S
3
207 F5
221
8
F2
3
205 D1
3
201 C5
2 CONNECTOR
S
OVERLAPPING 7PIN
3
206 D1
2219 F
3
3
225 E5
3
224 E5
3
222 E5
120
3
C6
7
1202 E
3
1204 B5
F
FOR PWM AL DRIVER
7
6
5
4
3
2
1
6
5
4
3
2
1
8
F
E
D
C
B
A
8
2207
1n0
220
3
1n0
1n0
2204
F204
4206
F202
100R
3
206
3
1204
D
S
O751
S
V
2
1
4
27M0
3
2
3
5
100R
10
u
2214
F20
8
+
3
V
3
_FPGA
F205
F2
3
6
+
3
V
3
_FPGA
4202
100n
2217
221
8
100n
3
2
3
2
100n
2219
F22
8
4204
420
3
2216
100n
4
5
6
1206
17
3
5446-6
1
2
3
1
2
3
4
5
6
7
1202
17
3
5446-7
100R
3
2
3
4
I2
33
10n
+
3
V
3
_FPGA
2211
100R
3
24
8
100R
100R
3
202
4
3
7
8
3
201
EPC
S
4
S
I
8
7201
S
CD
5
1
2
6
I212
Φ
F20
3
F207
2206
1n0
1
2
3
4
+
3
V
3
_FPGA
17
3
5446-4
1205
F2
38
100R
3
207
100R
3
225
F201
1K5
3
204
I201
1K0
2215
100n
3
2
3
1
4205
3
240
100R
100R
3
246
3
0R
5201
F222
F229
F210
F2
3
7
+
3
V
3
_FPGA
I206
+
3
V
3
_FPGA
I2
3
4
F240
I2
3
2
F2
3
9
F211
I209
4201
2205
1n0
1K0
3
2
38
2202
100p
100p
2201
GNDDC24V
3
247
100R
I21
3
+
3
V
3
_FPGA
F224
F225
F22
3
I205
3
20
3
1K5
GNDDC24V
2209
1n0
2210
1n0
100R
3
224
100R
3
222
I207
5202
3
0R
3
205
100R
3
2
3
6
47R
6
1
2
3
4
5
+24V
120
3
17
3
5446-6
220
8
1n0
+
3
V
3
_FPGA
+
3
V
3
_FPGA
JTAG_TD O
JTAG_TD I
JTAG_TM
S
F227
I2
S
_
S
EL1
JTAG_TC K
I2
S
_
S
EL2
S
_
S
DA
S
_
S
CL
a
m
b
i_pwm(1)
a
m
b
i_pwm(0)
a
m
b
i_pwm(2)
a
m
b
i_pwm(
3
)
a
m
b
i_pwm(4)
a
m
b
i_pwm(5)
TCK_FPGA
TDO_FPGA
TM
S
_FPGA
TDI_FPGA
CLK_O
S
C1
AMBI_
S
CL
AMBI_
S
DA
IIC_
S
CL_
u
p
IIC_
S
DA_
u
p
nC
S
O
DCLK
A
S
DO
DATA0
MAIN_
S
CL
MAIN_
S
DA
B04C
B04C
I_17760_007.ep
s
1
8
020
8
3
1
3
9 12
3
6
3
49.1