LG 55LF5950, Service Manual

Page: 23 / 74

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
RDQ[28]
RDQ[25]
RDQ[27]
RDQ[8]
RDQ[19]
RDQ[13]
RDQ[18]
RDQ[14]
RDQ[1]
RDQ[16]
RDQ[0]
RDQ[22]
RDQ[9]
RDQ[20]
RDQ[16]
RDQ[27]
RDQ[5]
RDQ[6]
RDQ[3]
RDQ[7]
RDQ[4]
RDQ[11]
RDQ[18]
RDQ[20]
RDQ[2]
RDQ[23]
RDQ[19]
RDQ[26]
RDQ[25]
RDQ[21]
RDQ[6]
RDQ[22]
RDQ[13]
RDQ[29]
RDQ[31]
RDQ[5]
RDQ[12]
RDQ[3]
RDQ[29]
RDQ[30]
RDQ[28]
RDQ[24]
RDQ[10]
RDQ[31]
RDQ[2]
RDQ[10]
RDQ[23]
RDQ[4]
RDQ[1]
RDQ[15]
RDQ[30]
RDQ[9]
RDQ[8]
RDQ[12]
RDQ[26]
RDQ[21]
RDQ[17]
RDQ[24]
RDQ[0]
RDQ[17]
RDQ[15]
RDQ[11]
RDQ[14]
RDQ[7]
C500
0.1uF
1uF
C511
/RWE
C531
10uF
10V
C510
0.1uF
RCKE
RDQS1
/RCLK0
RDQS1
+1.5V_DDR
C509
0.1uF
RDQS0
C514
10uF
10V
R507
240
1%
RCKE
RDQ[0-7]
/RDQS1
/RDQS3
RODT
DDRVREF_A1
C503
0.1uF
1uF
C530
R501
120
1/16W
1%
DEV
C529
0.1uF
VREFCA2
1uF
C515
RCLK0
DDRVREF_A2
VREFCA1
C533 1uF
/RCSD
RODT
C519 1uF
C506
0.1uF
RBA0
DDRVREF_A2
RDQS3
+1.5V_DDR
/RDQS0
C504
0.1uF
C507
0.1uF
C526
0.1uF
RDQM3
RDQM2
/RDQS0
RDQM1
/RCLK0
RDQ[16-23]
C501
0.1uF
/RDQS2
RDQ[24-31]
RDQM0
RDQM1
RDQM3
RDQM2
C502
0.1uF
C527
0.1uF
RRESET
DDRVREF_A1
C505
0.1uF
RCLK0
RDQS0
C528
0.1uF
RCKE
/RRAS
/RDQS2
RDQS2
RDQ[8-15]
RDQS3
RDQ[0-7]
RDQ[8-15]
RBA1
C513
0.1uF
/RCAS
C523
0.1uF
RDQS2
+1.5V_DDR
/RCS
+1.5V_DDR
1uF
C524
C532 1uF
1uF
C512
+1.5V_DDR
C508
0.1uF
VDD3V3
RBA2
C516
10uF
10V
/RCLK0
C520 1uF
+1.5V_DDR
RDQM0
+1.5V_DDR
RCLK0
/RDQS1
RDQ[24-31]
RDQ[16-23]
C525
10uF
10V
RODT
R504
240
1%
/RDQS3
R500
49.9
1/16W
1%
+1.2V_MTK_CORE
H5TQ4G63CFR_RDC
IC501
HYNIX_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ4G63CFR_RDC
IC502
1GB_HYNIX_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
R506
1K
1%
R508
1K
1%
VREFCA2
+1.5V_DDR
C522
0.1uF
C534
0.1uF
C518
0.1uF
C517
0.1uF
R503
1K
1%
+1.5V_DDR
R502
1K
1%
VREFCA1
/RCLK0
R
5
0
5
1
0
0
C521
0.1uF
RCLK0
RRESET
RBA0
RA8
RA13
RA3
/RRAS
RBA2
RA7
RA11
/RCAS
RRESET
RA2
RA4
RA6
RA9
/RWE
RA12
RA10
RA5
RA15
RA1
RBA1
RA0
RA14
/RCS
RBA0
RA8
RA13
RA3
/RRAS
RBA2
RA7
RA11
/RCAS
RRESET
RA2
RA4
RA6
RA9
/RWE
RA12
RA10
RA5
RA15
RA1
RBA1
RA0
RA14
/RCSD
RA1
RA3
RA2
RA0
RA5
RA7
RA6
RA4
RA9
RA11
RA10
RA8
RA13
RA15
RA14
RA12
C535
0.1uF
C536
0.1uF
+1.5V_DDR
R563
47K OPT
R560
100
1%
OPT
+1.5V_DDR
R559
100
1%
OPT
+1.5V_DDR
R561
100
1%
OPT
R562
100
1%
OPT
+1.5V_DDR
R565
100
1%
R564
100
1%
RCKE
R566
100
1%
R567
100
1%
RODT
+1.5V_DDR
+1.5V_DDR
C537
0.1uF
OPT
C538
0.1uF
OPT
C541
0.1uF
OPT
C540
0.1uF
OPT
C539
0.1uF
OPT
0.1uF
C542
OPT
C543
0.1uF
16V
OPT
TP500
/RCS
/RCSD
IC101
LGE5221(A5LRA0)
DEV
RA0
AB4
RA1
AC9
RA2
AE3
RA3
AE6
RA4
AD9
RA5
AE4
RA6
AC11
RA7
AD5
RA8
AE9
RA9
AE5
RA10
AE7
RA11
AD11
RA12
AE12
RA13
AC5
RA14
AE10
RA15
AE11
RBA0
AD7
RBA1
AE8
RBA2
AC7
RCS
V4
RCSD
W4
RRAS
AA5
RCAS
AA6
RWE
AC4
RODT
W5
RCKE
W6
RRESET
U6
RCLK0
AA4
RCLK0B
Y4
DDRVREF_A1
U5
DDRVREF_A2
AE13
ARTP
W9
ARTN
W8
MEMTP
Y8
MEMTN
Y9
TP_HPCPLL
AC20
TN_HPCPLL
AD20
DDRV_1
R4
DDRV_2
T4
DDRV_3
R5
DDRV_4
T5
DDRV_5
R6
DDRV_6
T6
DDRV_7
R7
DDRV_8
T7
DDRV_9
R8
DDRV_10
V8
DDRV_11
R9
DDRV_12
T9
DDRV_13
U9
DDRV_14
V9
DDRV_15
AB12
DDRVA
T8
RDQM0
AA3
RDQS0
Y2
RDQS0B
Y1
RDQ0
U3
RDQ1
AE2
RDQ2
T3
RDQ3
AE1
RDQ4
R2
RDQ5
AF2
RDQ6
R1
RDQ7
AF1
RDQM1
W2
RDQS1
AB3
RDQS1B
AB2
RDQ8
AD2
RDQ9
U1
RDQ10
AD3
RDQ11
U2
RDQ12
AC3
RDQ13
V1
RDQ14
AC1
RDQ15
V2
RDQM2
AF8
RDQS2
AG7
RDQS2B
AH7
RDQ16
AG3
RDQ17
AG12
RDQ18
AF3
RDQ19
AH12
RDQ20
AG2
RDQ21
AG13
RDQ22
AH2
RDQ23
AH13
RDQM3
AG6
RDQS3
AF9
RDQS3B
AG9
RDQ24
AF12
RDQ25
AH4
RDQ26
AF11
RDQ27
AG4
RDQ28
AG10
RDQ29
AF5
RDQ30
AH10
RDQ31
AF6
AVDD33_DDR
U4
AVDD12_DDR
Y15
AVSS12_DDR
W15
K4B4G1646D-BCMA
IC501-*1
SS_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6 R8
A7
R2
A8 T8
A9
R3
A10/AP L7
A11
R7
A12/BC N7
A13
T3
NC_5
M7
BA0
M2
BA1 N8
BA2
M3
CK
J7
CK K7
CKE
K9
CS
L2
ODT K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ L8
VDD_1
B2
VDD_2 D9
VDD_3
G7
VDD_4 K2
VDD_5
K8
VDD_6 N1
VDD_7
N9
VDD_8 R1
VDD_9
R9
VDDQ_1 A1
VDDQ_2
A8
VDDQ_3 C1
VDDQ_4
C9
VDDQ_5 D2
VDDQ_6
E9
VDDQ_7 F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC502-*3
768MB_HYNIX_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8 T8
A9
R3
A10/AP L7
A11
R7
A12/BC N7
A13
T3
NC_5
M7
BA0
M2
BA1 N8
BA2
M3
CK
J7
CK K7
CKE
K9
CS
L2
ODT K1
RAS
J3
CAS K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2 D9
VDD_3
G7
VDD_4 K2
VDD_5
K8
VDD_6 N1
VDD_7
N9
VDD_8 R1
VDD_9
R9
VDDQ_1 A1
VDDQ_2
A8
VDDQ_3 C1
VDDQ_4
C9
VDDQ_5 D2
VDDQ_6
E9
VDDQ_7 F1
VDDQ_8
H2
VDDQ_9 H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14 T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC502-*1
1GB_SS_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4 H3
DQL5
H8
DQL6 G2
DQL7
H7
DQU0
D7
DQU1 C3
DQU2
C8
DQU3 C2
DQU4
A7
DQU5 A2
DQU6
B8
DQU7 A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11 T1
VSS_12
T9
VSSQ_1 B1
VSSQ_2
B9
VSSQ_3 D1
VSSQ_4
D8
VSSQ_5 E2
VSSQ_6
E8
VSSQ_7 F9
VSSQ_8
G1
VSSQ_9 G9
K4B2G1646Q-BCMA
IC502-*2
768MB_SS_DDR
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4 H3
DQL5
H8
DQL6 G2
DQL7
H7
DQU0
D7
DQU1 C3
DQU2
C8
DQU3 C2
DQU4
A7
DQU5 A2
DQU6
B8
DQU7 A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11 T1
VSS_12
T9
VSSQ_1 B1
VSSQ_2
B9
VSSQ_3 D1
VSSQ_4
D8
VSSQ_5 E2
VSSQ_6
E8
VSSQ_7 F9
VSSQ_8
G1
VSSQ_9 G9
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
2014.11.01
5 DDR
A5LR_Bring_Up
Near DRAM
Near DRAM
Near DRAM
PCB Bottom Side
Copyright © 2015 LG Electronics Inc. All rights reserved.
Only for training and service purposes
LGE Internal Use Only