SHEET
11
17
DF022-4PE-S1
2
1
3
4
F
E
D
C
B
A
F
E
D
C
B
A
2
1 3
4
DWG.
No.
E400234503
(b) Medium configuration 36bit / [30bit]
D.OUT 1
N.U.: Not used
D.OUT 2
N.U.: Not used
0±3ns
Previous Cycle
T
CLK
13.889ns (72.0MHz)
1.41V
1.075V
R7-1
R6-1
N.U.
B7
B6
B11
B10
R7
R6
B3-1
B2-1
N.U.
FVAL
LVAL
B5
B4
B3
B2
R10-1 R9-1
B1
B0
B9
B8
R11
R10
R9
R1-1
R0-1
R8
R5
R4
R3
R2
R1
R0
X3
X2
X1
X0
CLKX
Next Cycle
(VD) (HD)
0±3ns
Previous Cycle
T
CLK
13.889ns (72.0MHz)
1.41V
1.075V
N.U.
N.U.
N.U.
N.U.
N.U.
G7
G6
N.U.
N.U.
G11-1 G10-1 N.U.
FVAL
LVAL
N.U.
N.U.
G11
G10
G2-1
G1-1
G9
G8
G5
G4
G3
G2
G1
N.U.
N.U.
G0
N.U.
N.U.
N.U.
N.U.
N.U.
N.U.
Y3
Y2
Y1
Y0
CLKY
Next Cycle
(VD) (HD)
[N.U.]
[N.U.]
[N.U.]
[N.U.]
[N.U.]
[N.U.]
[N.U.]
[N.U.]
[N.U.]
