hilscher NXHX 4000-JTAG+, Device Description

Page: 48 / 70

Schematic diagrams 48/70
5.3 DDR3_NETX
ne
tX
-
>
R
e
si
st
o
r
->
D
D
R
R
A
M
1
->
D
D
R
R
A
M
2
1
2
R
4
2
7
1
2
0
0
4
0
2
1 2
R41 8 62 ±1 %
04 02
1
2
R
4
2
8
1
0
k
0
4
0
2
1
2
R
4
1
6
Z
=
6
0
0
O
hm
@
1
0
0
M
H
z
1
2
0
6
L
E
F
S
6
0
0
R
A
1
-1
2
0
6
1
2
R
4
1
7
Z
=
6
0
0
O
hm
@
1
0
0
M
H
z
1
2
0
6
L
E
F
S
6
0
0
R
A
1
-1
2
0
6
C
4
1
1
1
0
0
nF
0
4
0
2
1
6
V
C
4
1
0
1
0
uF
X
7
R
0
8
0
5
1
0
V
C4 09
10 n F
0
4
0
2
50 V
C4 08
10 n F
0
4
0
2
50 V
C4 06
10 n F
0
4
0
2
50 V
C4 05
10 n F
0
4
0
2
50 V
C4 04
10 n F
0
4
0
2
50 V
C4 03
10 n F
0
4
0
2
50 V
C4 02
1uF X 7R
0
6
0
3
16 V
C4 01
1uF X 7R
0
6
0
3
16 V
C4 00
10 u F X 7R
0
8
0
5
10 V
C
4
0
7
1
0
0
nF
0
4
0
2
1
6
V
1
2
R
4
0
0
6
2
±
1
%
0
4
0
2
1
2
R
4
0
1
6
2
±
1
%
0
4
0
2
1
2
R
4
0
2
6
2
±
1
%
0
4
0
2
1
2
R
4
0
3
6
2
±
1
%
0
4
0
2
1
2
R
4
0
4
6
2
±
1
%
0
4
0
2
1
2
R
4
0
5
6
2
±
1
%
0
4
0
2
1
2
R
4
0
6
6
2
±
1
%
0
4
0
2
1
2
R
4
0
7
6
2
±
1
%
0
4
0
2
1
2
R
4
0
8
6
2
±
1
%
0
4
0
2
1
2
R
4
0
9
6
2
±
1
%
0
4
0
2
1
2
R
4
1
0
6
2
±
1
%
0
4
0
2
1
2
R
4
1
1
6
2
±
1
%
0
4
0
2
1
2
R
4
1
2
6
2
±
1
%
0
4
0
2
1
2
R
4
1
3
6
2
±
1
%
0
4
0
2
1
2
R
4
1
4
6
2
±
1
%
0
4
0
2
1
2
R
4
1
5
6
2
±
1
%
0
4
0
2
1 2
R41 9 62 ±1 %
04 02
1 2
R42 0 62 ±1 %
04 02
1 2
R42 1 62 ±1 %
04 02
1 2
R42 2 62 ±1 %
04 02
1 2
R42 3 62 ±1 %
04 02
1 2
R42 4 62 ±1 %
04 02
1 2
R42 5 62 ±1 %
04 02
1 2
R42 6 62 ±1 %
04 02
5
th
B
yt
e
4
th
B
yt
e
3
rd
B
yt
e
2
nd
B
yt
e
1
st
B
yt
e
G
N
D
G
N
D
+
1
V
5
+
1
V
5
+
1
V
1
6
2
5
+
1
V
1
6
2
5
+
1
V
5
+
1
V
5
+
1
V
5
+
1
V
5
+
1
V
5
+
1
V
5
D
D
R
A
A
2
5
D
D
R
_
A
0
A
B
2
6
D
D
R
_
A
1
A
A
2
3
D
D
R
_
A
2
A
A
2
4
D
D
R
_
A
3
A
B
2
3
D
D
R
_
A
4
A
B
2
5
D
D
R
_
A
5
W
2
4
D
D
R
_
A
6
A
C
2
6
D
D
R
_
A
7
Y
2
2
D
D
R
_
A
8
A
D
2
6
D
D
R
_
A
9
W
2
2
D
D
R
_
A
1
0
Y
2
5
D
D
R
_
A
1
1
A
C
2
5
D
D
R
_
A
1
2
Y
2
4
D
D
R
_
A
1
3
A
A
2
6
D
D
R
_
A
1
4
A
B
2
4
D
D
R
_
A
1
5
Y
2
3
D
D
R
_
B
A
0
A
A
2
0
D
D
R
_
B
A
1
A
A
2
2
D
D
R
_
B
A
2
U
2
4
D
D
R
_
D
0
R
2
4
D
D
R
_
D
1
V
2
4
D
D
R
_
D
2
P
2
4
D
D
R
_
D
3
U
2
3
D
D
R
_
D
4
P
2
3
D
D
R
_
D
5
V
2
3
D
D
R
_
D
6
R
2
3
D
D
R
_
D
7
R
2
6
D
D
R
_
D
8
V
2
6
D
D
R
_
D
9
P
2
5
D
D
R
_
D
1
0
W
2
6
D
D
R
_
D
1
1
T
2
5
D
D
R
_
D
1
2
W
2
5
D
D
R
_
D
1
3
R
2
5
D
D
R
_
D
1
4
V
2
5
D
D
R
_
D
1
5
A
D
1
8
D
D
R
_
D
1
7
A
E
1
6
D
D
R
_
D
1
8
A
C
1
9
D
D
R
_
D
1
9
A
B
1
7
D
D
R
_
D
2
0
A
D
1
9
D
D
R
_
D
2
1
A
D
1
6
D
D
R
_
D
2
2
A
B
1
9
D
D
R
_
D
2
3
A
F
2
0
D
D
R
_
D
2
4
A
E
1
9
D
D
R
_
D
2
5
A
D
2
0
D
D
R
_
D
2
6
A
E
1
7
D
D
R
_
D
2
7
A
F
1
9
D
D
R
_
D
2
8
A
F
1
6
D
D
R
_
D
2
9
A
E
2
0
D
D
R
_
D
3
0
A
F
1
7
D
D
R
_
D
3
1
A
F
2
4
D
D
R
_
E
C
C
0
A
C
2
2
D
D
R
_
E
C
C
1
A
D
2
3
D
D
R
_
E
C
C
2
A
E
2
5
D
D
R
_
E
C
C
3
A
E
2
4
D
D
R
_
E
C
C
4
A
C
2
4
D
D
R
_
E
C
C
5
A
D
2
2
D
D
R
_
E
C
C
6
A
C
2
3
D
D
R
_
E
C
C
7
U
2
2
D
D
R
_
D
M
0
T
2
6
D
D
R
_
D
M
1
A
B
1
8
D
D
R
_
D
M
2
A
C
2
0
D
D
R
_
D
M
3
A
D
2
4
D
D
R
_
D
M
4
T
2
4
D
D
R
_
D
Q
S
0
U
2
5
D
D
R
_
D
Q
S
1
A
C
1
7
D
D
R
_
D
Q
S
2
A
E
1
8
D
D
R
_
D
Q
S
3
A
F
2
3
D
D
R
_
D
Q
S
4
T
2
3
D
D
R
_
D
Q
S
0
_
N
U
2
6
D
D
R
_
D
Q
S
1
_
N
A
D
1
7
D
D
R
_
D
Q
S
2
_
N
A
F
1
8
D
D
R
_
D
Q
S
3
_
N
A
E
2
3
D
D
R
_
D
Q
S
4
_
N
A
A
2
1
D
D
R
_
C
S
#
A
B
2
0
D
D
R
_
R
A
S
#
A
B
2
1
D
D
R
_
C
A
S
#
A
B
2
2
D
D
R
_
W
E
#
A
D
2
5
D
D
R
_
C
K
E
T
2
2
D
D
R
_
C
K
0
A
E
2
1
D
D
R
_
C
K
1
A
F
2
2
D
D
R
_
C
K
2
R
2
2
D
D
R
_
C
K
0
_
N
A
D
2
1
D
D
R
_
C
K
1
_
N
A
E
2
2
D
D
R
_
C
K
2
_
N
V
2
2
D
D
R
_
O
D
T
A
A
1
9
D
D
R
_
R
S
T
#
T
2
1
D
D
R
_
Z
Q
P
2
0
D
D
R
_
V
R
E
F
0
Y
1
9
D
D
R
_
V
R
E
F
1
Y
2
1
D
D
R
_
V
R
E
F
2
A
C
2
1
D
D
R
_
M
C
K
E
C
N
T
W
2
3
D
D
R
_
M
R
S
T
C
N
T
A
C
1
8
D
D
R
_
D
1
6
A
A
1
8
D
V
D
D
Q
1
Y
1
8
D
V
D
D
Q
2
U
2
0
D
V
D
D
Q
3
R
2
0
D
V
D
D
Q
4
U
2
1
D
V
D
D
Q
5
R
2
1
D
V
D
D
Q
6
W
2
0
D
V
D
D
1
W
2
1
D
V
D
D
2
V
2
0
D
V
S
S
1
V
2
1
D
V
S
S
2
K
4
0
0
0
-M
2
2
6
0
.0
0
0
-
n
e
tX
4
0
0
0
D
D
R
_
A
[0
0
:1
5
]
[5
,6
,7
]
D
D
R
_
A
0
0
D
D
R
_
A
0
1
D
D
R
_
A
0
2
D
D
R
_
A
0
3
D
D
R
_
A
0
4
D
D
R
_
A
0
5
D
D
R
_
A
0
6
D
D
R
_
A
0
7
D
D
R
_
A
0
8
D
D
R
_
A
0
9
D
D
R
_
A
1
0
D
D
R
_
A
1
1
D
D
R
_
A
1
2
D
D
R
_
A
1
3
D
D
R
_
A
1
4
D
D
R
_
A
1
5
D
D
R
_
D
[0
0
:3
1
]
[5
,6
]
D
D
R
_
D
0
0
D
D
R
_
D
0
1
D
D
R
_
D
0
2
D
D
R
_
D
0
3
D
D
R
_
D
0
4
D
D
R
_
D
0
5
D
D
R
_
D
0
6
D
D
R
_
D
0
7
D
D
R
_
D
0
8
D
D
R
_
D
0
9
D
D
R
_
D
1
0
D
D
R
_
D
1
1
D
D
R
_
D
1
2
D
D
R
_
D
1
3
D
D
R
_
D
1
4
D
D
R
_
D
1
5
D
D
R
_
D
1
6
D
D
R
_
D
1
7
D
D
R
_
D
1
8
D
D
R
_
D
1
9
D
D
R
_
D
2
0
D
D
R
_
D
2
1
D
D
R
_
D
2
2
D
D
R
_
D
2
3
D
D
R
_
D
2
4
D
D
R
_
D
2
5
D
D
R
_
D
2
6
D
D
R
_
D
2
7
D
D
R
_
D
2
8
D
D
R
_
D
2
9
D
D
R
_
D
3
0
D
D
R
_
D
3
1
D
D
R
_
E
C
C
[0
:7
]
[7
]
D
D
R
_
E
C
C
0
D
D
R
_
E
C
C
1
D
D
R
_
E
C
C
2
D
D
R
_
E
C
C
3
D
D
R
_
E
C
C
4
D
D
R
_
E
C
C
5
D
D
R
_
E
C
C
6
D
D
R
_
E
C
C
7
D
D
R
_
B
A
0
[5
,6
,7
]
D
D
R
_
B
A
1
[5
,6
,7
]
D
D
R
_
B
A
2
[5
,6
,7
]
D
D
R
_
D
M
0
[5
]
D
D
R
_
D
M
1
[5
]
D
D
R
_
D
M
2
[6
]
D
D
R
_
D
M
3
[6
]
D
D
R
_
D
M
4
[7
]
D
D
R
_
D
Q
S
0
[5
]
D
D
R
_
D
Q
S
0
_
N
[5
]
D
D
R
_
D
Q
S
1
[5
]
D
D
R
_
D
Q
S
1
_
N
[5
]
D
D
R
_
D
Q
S
2
[6
]
D
D
R
_
D
Q
S
2
_
N
[6
]
D
D
R
_
D
Q
S
3
[6
]
D
D
R
_
D
Q
S
3
_
N
[6
]
D
D
R
_
D
Q
S
4
[7
]
D
D
R
_
D
Q
S
4
_
N
[7
]
D
D
R
_
C
K
0
[5
]
D
D
R
_
C
K
0
_
N
[5
]
D
D
R
_
C
K
1
[6
]
D
D
R
_
C
K
1
_
N
[6
]
D
D
R
_
C
K
2
[7
]
D
D
R
_
#
C
S
[5
,6
,7
]
D
D
R
_
#
R
A
S
[5
,6
,7
]
D
D
R
_
#
C
A
S
[5
,6
,7
]
D
D
R
_
#
W
E
[5
,6
,7
]
D
D
R
_
C
K
E
[5
,6
,7
]
D
D
R
_
O
D
T
[5
,6
,7
]
D
D
R
_
R
S
T
[5
,6
,7
]
D
D
R
_
C
K
2
_
N
[7
]
D
D
R
_
+
V
R
E
F
[5
,6
,7
,2
1
]
G
N
D
D
D
R
_
+
V
T
T
[4
,2
1
]
D
D
R
_
A
0
0
D
D
R
_
A
0
1
D
D
R
_
A
0
2
D
D
R
_
A
0
3
D
D
R
_
A
0
4
D
D
R
_
A
0
5
D
D
R
_
A
0
6
D
D
R
_
A
0
7
D
D
R
_
A
0
8
D
D
R
_
A
0
9
D
D
R
_
A
1
0
D
D
R
_
A
1
1
D
D
R
_
A
1
2
D
D
R
_
A
1
3
D
D
R
_
A
1
4
D
D
R
_
A
1
5
D
D
R
_
+
V
T
T
[4
,2
1
]
G
N
D
D
D
R
_
+
V
T
T
[4
,2
1
]
G
N
D
G
N
D
G
N
D
+
1
V
1
6
2
5
D
D
R
_
D
V
D
D
D
D
R
_
D
V
S
S
D
D
R
_
Z
Q
+
1
V
5
_
N
E
T
X
_
D
D
R
[2
0
]
Figure 9: “DDR3_NETX” schematic diagram
NXHX 4000-JTAG+ | Device description
DOC170703HW02EN | Revision 2 | English | 2018-10 | Released | Public © Hilscher 2018