11
11
DN-X1500
128M-SDRAM (DSP:IC102)
Block Diagram
Note:
The # symbol indicates signal is active LOW.
V
DD
DQ0
V
DD
Q
DQ1
DQ2
V
SS
Q
DQ3
DQ4
V
DD
Q
DQ5
DQ6
V
SS
Q
DQ7
NC
V
DD
DQM0
WE#
CAS#
RAS#
CS#
A11
BA0
BA1
A10
A0
A1
A2
DQM2
V
DD
NC
DQ16
V
SS
Q
DQ17
DQ18
V
DD
Q
DQ19
DQ20
V
SS
Q
DQ21
DQ22
V
DD
Q
DQ23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SS
DQM1
NC
NC
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
V
SS
NC
DQ31
V
DD
Q
DQ30
DQ29
V
SS
Q
DQ28
DQ27
V
DD
Q
DQ26
DQ25
V
SS
Q
DQ24
V
SS
12
RAS#
CAS#
CLK
CS#
WE#
CKE
8
A0–A11,
BA0, BA1
DQM0–
DQM3
14
256
(x32)
8192
I/O GATING
DQM MASK LOGIC
READ DATA LATCH
WRITE DRIVERS
COLUMN
DECODER
BANK0
MEMORY
ARRAY
(4,096 x 256 x 32)
BANK0
ROW-
ADDRESS
LATCH
&
DECODER
4096
SENSE AMPLIFIERS
BANK
CONTROL
LOGIC
DQ0–
DQ31
32
32
DATA
INPUT
REGISTER
DATA
OUTPUT
REGISTER
32
BANK1
BANK0
BANK2
BANK3
12
8
2
4
4
2
REFRESH
COUNTER
12
12
MODE REGISTER
CONTROL
LOGIC
COMMAND
DECODE
ROW-
ADDRESS
MUX
ADDRESS
REGISTER
COLUMN-
ADDRESS
COUNTER/
LATCH
Summary of Contents for DN-X1500
Page 23: ...23 23 DN X1500 GU 3591 MAIN POWER P W B UNIT ASS Y COMPONENT SIDE PRINTED WIRING BOARD ...
Page 24: ...24 24 DN X1500 GU 3591 MAIN POWER P W B UNIT ASS Y FOIL SIDE ...
Page 25: ...25 25 DN X1500 GU 3592 P uCOM INPUT P W B UNIT ASS Y COMPONENT SIDE ...
Page 26: ...26 26 DN X1500 GU 3592 P uCOM INPUT P W B UNIT ASS Y FOIL SIDE ...
Page 27: ...27 27 DN X1500 GU 3593 P VR P W B UNIT ASS Y COMPONENT SIDE ...
Page 28: ...28 28 DN X1500 GU 3593 P VR P W B UNIT ASS Y FOIL SIDE ...