Reference
Analog Relay Mux Board
low cause the corresponding DIGIN bit to read low. If on
reading the DIGIN register a value of 0FFhex is obtained then
all the TTL input lines where true. A reading of 00hex means
that all lines were low. A reading of 01hex means that only
DIGIN line 0 was high, all the rest are low.
TTL output logic level low is 0.0 ~0.8 Volts.
TTL output logic level high is 2.4 ~5.0 Volts.
Figure 1-14. DIGIN Output Register.
________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
DIGIN Digital Input Port Register.
ýýýýýýýýýýýýýýýý
ý
ý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
021E
³
DIGIN
³
DIGIN
³
DIGIN
³
DIGIN
³
DIGIN
³
DIGIN
³
DIGIN
³
DIGIN
³
³ý
Hex
³ý
7
ý³ý
6
ý³ý
5
ý³ý
4
ý³ý
3
ý³ý
2
ý³ý
1
ý³ý
0
ý³
³ýýýý³ý
Read
ý³ý
Read
ý³ý
Read
ý³ý
Read
ý³ý
Read
ý³ý
Read
ý³ý
Read
³ý
Read
ý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Sample Programs.
________________
The sequence for selecting different relay inputs is as
follows.
Output FF hex to Digital output port to ensure all mux boards
are not addressed. Note Must do this EVERY time we change
relays.
Output address of relay we require. This starts the break before
make circuitry.
Wait till time delay over, or BETTER wait for feedback line to
go low.
Force A/D conversion on PC AD1200 by writing to ADGCR,
the channel that the mux board is driving. When ADDONE bit
set in ADGSR read ADCLO register first, then ADCHI register
next to retrieve the data.
Page 16
