![background image](http://html1.mh-extra.com/html/benq/pe8700-dlp-projector-hd/pe8700-dlp-projector-hd_service-manual_2734933079.webp)
5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
MEM_DQM_L
MEM_A10
MEM_A1
MEM_DQ57
MEM_RAS_N
MEM_A9
MEM_WE_N
MEM_DQ56
MEM_DQ50
MEM_A6
MEM_A3
MEM_A11
MEM_CLK
MEM_DQ47
MEM_DQ34
MEM_A0
MEM_A8
MEM_DQ19
MEM_DQ33
MEM_DQ71
MEM_A7
MEM_DQ66
MEM_DQ0
MEM_A5
MEM_A4
MEM_DQ61
MEM_A8
MEM_A4
MEM_A1
MEM_DQ62
MEM_DQ40
MEM_DQ35
MEM_DQ68
MEM_A10
MEM_DQ5
MEM_A0
MEM_DQ60
MEM_A7
MEM_DQ72
MEM_DQ22
MEM_DQ39
MEM_DQ46
MEM_DQ42
MEM_DQ44
MEM_A8
MEM_A9
MEM_DQ32
MEM_DQ43
MEM_A4
MEM_DQ45
MEM_DQ58
MEM_A11
MEM_A5
MEM_DQ75
MEM_DQ11
MEM_A11
MEM_DQM_U
MEM_DQ2
MEM_A6
MEM_A6
MEM_A10
MEM_DQ1
MEM_DQ37
MEM_DQ69
MEM_DQ51
MEM_DQ41
MEM_DQ36
MEM_DQ30
MEM_DQ65
MEM_A9
MEM_A10
MEM_DQ24
MEM_DQ78
MEM_A2
MEM_DQ6
MEM_DQ27
MEM_A3
MEM_DQ8
MEM_DQ29
MEM_DQ48
MEM_A1
MEM_DQ31
MEM_A2
MEM_DQ20
MEM_A6
MEM_DQ77
MEM_DQ54
MEM_DQ79
MEM_DQ25
MEM_A8
MEM_DQ[0..79]
MEM_DQ4
MEM_A4
MEM_DQ67
MEM_A5
MEM_DQ15
MEM_BS
MEM_DQ70
MEM_A3
MEM_DQ16
MEM_A11
MEM_A0
MEM_DQ76
MEM_A9
MEM_DQ12
MEM_DQ74
MEM_DQ18
MEM_A5
MEM_CAS_N
MEM_DQ23
MEM_DQ63
MEM_DQ3
MEM_DQ38
MEM_DQ14
MEM_DQ7
MEM_DQ49
MEM_A7
MEM_A7
MEM_DQ64
MEM_DQ13
MEM_DQ10
MEM_DQ26
MEM_DQ52
MEM_DQ59
MEM_DQ53
MEM_A2
MEM_A2
MEM_A1
MEM_DQ55
MEM_A0
MEM_DQ17
MEM_DQ28
MEM_DQ21
MEM_A3
MEM_DQ9
MEM_DQ73
MEM_CS_N
MEM_CAS_N
MEM_RAS_N
MEM_BS
MEM_WE_N
MEM_A[0..11]
MEM_DQM_U
MEM_CS_N
MEM_DQ[0..79]
+3VA
MEM_CLK
MEM_DQM_L
+3VB_MEM
+3VA
+3VB_MEM
+3VA
+3VA
+3VA
+3VB_MEM
+3VB_MEM
+3VA
Title
Size
Document Number
R e v .
Date:
Sheet
o f
Project Code
Reviewed By
Approved By
Prepared By
Model Name
PCB P/N
P CB Rev.
Benq Corporation
OEM/ODM Model Name
99.J5877.R22-C3-304-001
MAIN BOARD
10
10
COLIN CHANG
BEN CHEN
48.J5801.S02
S02
ANGEL HU
<Size>
HT720G
99.J5877.001
0
Thursday, January 16, 2003
NA
MEM_A11 -- Higher Bank Select (BA1)
MEM_BS -- Lower Bank Select (BA0)
BS -- Bank Select
CS -- Chip Select
RAS -- Row Address Strobe
CAS -- Column Address Strobe
WE -- Write Enable
DQM_L -- Lower Byte Data Qualifier
DQM_U -- Upper Byte Data Qualifier
Termination resistors values = (traces impedance) x 2
All address and control signals must be routed in a daisy
chain, with the same trace length from RM1 to each SDRAM.
Test parts and resistors are located at the end of bus chain.
VDD - Output buffers
VDD - Input buffers and the
core supply
(MEM_A11= =D_INA2_OVFL)
(Address and Control bus)
C121
0.1UF
U19
K4S643232C-TC/L10
VDD
1
DQ0
2
VDDQ
3
DQ1
4
DQ2
5
VSSQ
6
DQ3
7
DQ4
8
VDDQ
9
DQ5
10
DQ6
11
VSSQ
12
DQ7
13
NC
14
VDD
15
DQM0
16
WE
17
CAS
18
RAS
19
CS
20
NC
21
BA0
22
BA1
23
A10/AP
24
A0
25
A1
26
A2
27
DQM2
28
VDD
29
NC
30
DQ16
31
VSSQ
32
DQ17
33
DQ18
34
VDDQ
35
DQ19
36
DQ20
37
VSSQ
38
DQ21
39
DQ22
40
VDDQ
41
DQ23
42
VDD
43
VSS
44
DQ24
45
VSSQ
46
DQ25
47
DQ26
48
VDDQ
49
DQ27
50
DQ28
51
VSSQ
52
DQ29
53
DQ30
54
VDDQ
55
DQ31
56
NC
57
VSS
58
DQM3
59
A3
60
A4
61
A5
62
A6
63
A7
64
A8
65
A9
66
CKE
67
CLK
68
NC
69
NC
70
DQM1
71
VSS
72
NC
73
DQ8
74
VDDQ
75
DQ10
77
VSSQ
78
DQ9
76
DQ11
79
DQ12
80
VDDQ
81
DQ13
82
DQ14
83
VSSQ
84
DQ15
85
VSS
86
C101
0.1UF
C98
0.1UF
U20
K4S643232C-TC/L10
VDD
1
DQ0
2
VDDQ
3
DQ1
4
DQ2
5
VSSQ
6
DQ3
7
DQ4
8
VDDQ
9
DQ5
10
DQ6
11
VSSQ
12
DQ7
13
NC
14
VDD
15
DQM0
16
WE
17
CAS
18
RAS
19
CS
20
NC
21
BA0
22
BA1
23
A10/AP
24
A0
25
A1
26
A2
27
DQM2
28
VDD
29
NC
30
DQ16
31
VSSQ
32
DQ17
33
DQ18
34
VDDQ
35
DQ19
36
DQ20
37
VSSQ
38
DQ21
39
DQ22
40
VDDQ
41
DQ23
42
VDD
43
VSS
44
DQ24
45
VSSQ
46
DQ25
47
DQ26
48
VDDQ
49
DQ27
50
DQ28
51
VSSQ
52
DQ29
53
DQ30
54
VDDQ
55
DQ31
56
NC
57
VSS
58
DQM3
59
A3
60
A4
61
A5
62
A6
63
A7
64
A8
65
A9
66
CKE
67
CLK
68
NC
69
NC
70
DQM1
71
VSS
72
NC
73
DQ8
74
VDDQ
75
DQ10
77
VSSQ
78
DQ9
76
DQ11
79
DQ12
80
VDDQ
81
DQ13
82
DQ14
83
VSSQ
84
DQ15
85
VSS
86
C119
0.1UF
C112
0.1UF
C120
0.1UF
U21
K4S643232C-TC/L10
VDD
1
DQ0
2
VDDQ
3
DQ1
4
DQ2
5
VSSQ
6
DQ3
7
DQ4
8
VDDQ
9
DQ5
10
DQ6
11
VSSQ
12
DQ7
13
NC
14
VDD
15
DQM0
16
WE
17
CAS
18
RAS
19
CS
20
NC
21
BA0
22
BA1
23
A10/AP
24
A0
25
A1
26
A2
27
DQM2
28
VDD
29
NC
30
DQ16
31
VSSQ
32
DQ17
33
DQ18
34
VDDQ
35
DQ19
36
DQ20
37
VSSQ
38
DQ21
39
DQ22
40
VDDQ
41
DQ23
42
VDD
43
VSS
44
DQ24
45
VSSQ
46
DQ25
47
DQ26
48
VDDQ
49
DQ27
50
DQ28
51
VSSQ
52
DQ29
53
DQ30
54
VDDQ
55
DQ31
56
NC
57
VSS
58
DQM3
59
A3
60
A4
61
A5
62
A6
63
A7
64
A8
65
A9
66
CKE
67
CLK
68
NC
69
NC
70
DQM1
71
VSS
72
NC
73
DQ8
74
VDDQ
75
DQ10
77
VSSQ
78
DQ9
76
DQ11
79
DQ12
80
VDDQ
81
DQ13
82
DQ14
83
VSSQ
84
DQ15
85
VSS
86
C115
0.1UF
C114
0.1UF
C108
0.1UF
C111
0.1UF
C102
0.1UF
C96
0.1UF
C99
0.1UF
C113
0.1UF
C118
0.1UF
C100
0.1UF
C109
0.1UF
C116
0.1UF
C106
0.1UF
RP34
NC_RP
1
2
3
4
5
6
7
8
RP33
NC_RP
1
2
3
4
5
6
7
8
C110
0.1UF
RP32
NC_RP
1
2
3
4
5
6
7
8
+
C105
10UF/16
RP31
NC_RP
1
2
3
4
5
6
7
8
C117
0.1UF
L7
Z1000/100MHZ
C97
0.1UF
+
C95
10UF/16
RP30
NC_ RP
1
2
3
4
5
6
7
8
RP29
NC_RP
1
2
3
4
5
6
7
8
RP28
NC_RP
1
2
3
4
5
6
7
8
C103
0.1UF
RP27
NC_RP
1
2
3
4
5
6
7
8
RP26
NC_RP
1
2
3
4
5
6
7
8
RP35
NC_ RP
1
2
3
4
5
6
7
8
C107
0.1UF
C104
0.1UF
Summary of Contents for PE8700 - DLP Projector - HD
Page 16: ...15 Appendix C Drawings and Attachments Drawing 1 Top view of BENQ PE8700 video projector ...
Page 17: ...16 ...
Page 26: ...25 6 Packaging Description ...
Page 27: ...26 7 Appearance Description ...
Page 28: ...27 ...