Chapter 1: Introduction
15
BP
P
W
R
3
JG
P
W
1
JGP
W
2
S
X
B
3B
C
P
U
2_
P
O
R
T
0A
Fro
nt
VGA
GPU
PW
R
4
JIPM
B1
JC
OM
1
GPU
P
W
R
3
I-S
AT
A
4~
7
N
VM
E5
SXB1_1
SX
B1
_2
CP
U
1_
PO
RT
1A
CP
U2
_P
O
RT
2A
1.4 Motherboard Layout
Below is a layout of the X12DPU-6 motherboard with jumper, connector and LED locations
shown. See the table on the following page for descriptions. For detailed descriptions, pinout
information and jumper settings, refer to
or the
LED1 (Rear UID LED)
JUIDB (UID/BMC Reset SW)
LEDM1 (BMC HB LED)
VGA
SXB2
JVGA1
SXB2
SXB1_A
SXB1A
VGA
JUIDB
LED1
JUID
BMC
COM1
BMC
COM1
JIPMB1
BMC_LAN
BMC_LAN USB0/1(3.0)
USB0/1(3.0)
JUID (UID Jumper)
JLAN1
JNCSI
Front VGA (Optional)
BIOS1
BIOSFW1
SXB1_B
BIOSFW2
SXB1B
BMC FW1
BIOS1
JVGA2
JRK1
VROC
VROC (JRK1)
JNVI2C4
SXB3_1
JNVI2C4
BIOS2
PWR-On LED (LE2)
SXB1_C
I-SATA4-7
LE2
PWR_On LED
BMC FW2 BIOS2
PCH
SXB3_2
BATTERY
JSD2
SXB3B
Battery
SXB3C
JBT1
I-SATA0-3
S-SATA0-3
S-SATA4
S-SATA5
SXB1C
JS1 JS2
JS3
SATA4 SATA5
JSD2
JSD1
BT1
JBT1
JSD1
PW Supply2
PSU2
PSU2
PSU1
PW Supply1
PSU1
JGPW2
T-SGPIO3
P1-DIMMG2
P1-DIMMG1
FP1
P1-DIMMH2
P1-DIMMH1
P1-DIMME2
P1-DIMME1
P1-DIMMF2
P1-DIMMF1
JTPM1
USB3/4 (3.0)
P1-NVMe0/1
GPU3PW3
GPU3PW4
CPU1
BIOS
LICENS
E
JGPW3 JGPW4
X12DPU-6
REV:1.02
SXB3_3
GPU PWR2
CPU2
GPU PWR1
T-SGPIO3
JPW4 JPW3
JPW4
JPW3
JGPW1
P2-DIMMF1
P2-DIMMF2
P2-DIMME1
P2-DIMME2
P2-DIMMB1
P2-DIMMB2
P2-DIMMA1
P2-DIMMA2
P2-DIMMD1
P2-DIMMD2
P2-DIMMC1
P2-DIMMC2
JF1
JF1
JF2
JL1
JL1
P1_NVMe6 P1_NVMe5
JPW2 JPW1
JNVI2C3
JNVI2C3
JF3 JF4
FAN5
JF3
JF4
FAN8
P1-NVMe4
FAN7
FAN6
P1-NVMe6
P2-NVME8
P2-NVME7
FAN3
FAN2
FAN1
JPW2
JPW1
P1-NVMe3
P1-DIMMC2
P1-DIMMC1
P1-DIMMD2
P1-NVMe5
P1-DIMMA2
P1-DIMMA1
P1-DIMMB2
FAN4
P2-DIMMH1
P2-DIMMH2
P2-DIMMG1
P2-NVME10
P2-NVME9
P1-DIMMD1
P1-DIMMB1
P2-DIMMG2
Figure 1-7. Motherboard Layout
BP
P
W
R1
BP
P
W
R
4
BP
P
W
R2
P2
_N
VM
e9
N
VM
E9
N
VM
E1
0
P2_
NVM
e10
FA
N1
FAN
2
P2
-D
IM
M
B1
P2
-D
IM
M
B2
P2
-D
IM
M
A1
P2
-D
IM
M
A2
P2
-D
IM
M
D1
P2
-D
IM
M
D2
P2
-D
IM
M
C1
P2
-D
IM
M
C2
FAN
3
P2
-D
IM
M
G
2
P2
-D
IM
M
G
1
P2
-D
IM
M
H2
P2
-D
IM
M
H1
P2
-D
IM
M
E2
P2
-D
IM
M
E1
P2
-D
IM
M
F2
P2
-D
IM
M
F1
FAN
4
P2
_N
VM
e7
N
VM
E7
N
VM
E8
P2
_N
VM
e8
C
PU
2_P
OR
T1C
C
P
U
1_
P
O
R
T
2A
C
P
U
2_
P
O
R
T
1A
S
X
B
3A
S
X
B
3C
C
P
U
2_
P
O
R
T0
C
JN
C
SI
1
S
-S
A
TA
5
S
-S
A
TA
4
LE
D
M
1
I-S
A
TA
0~
3
P1
-D
IM
M
B1
P1
-D
IM
M
B2
P1
-D
IM
M
A1
NV
M
E6
FAN
5
U
S
B
3/4
(3
.0
)
P1
-D
IM
M
A2
P1
-D
IM
M
D1
S
-S
A
TA
0~
3
P1
-D
IM
M
D2
JU
SB
3
C
P
U
1_
P
O
R
T0
A
C
P
U
1_
P
O
R
T1C
P1
-D
IM
M
C1
P1
-D
IM
M
C2
CPU
2_
PO
RT
2C
SXB1_3
P
1_
N
V
M
e1
FAN
6
FA
N
7
P1
-D
IM
M
G
2
P1
-D
IM
M
G
1
N
VM
E1
B
M
C
C
O
D
E
B
A
R
C
O
D
E
TPM
JT
P
M
1
P1
-D
IM
M
H2
P1
-D
IM
M
H1
P1
-D
IM
M
E2
P1
-D
IM
M
E1
P1
-D
IM
M
F2
P1
-D
IM
M
F1
P1
_N
VM
e3
NV
M
E3
N
VM
E4
P1
_N
VM
e4
FAN
8
JF2
FP
1
FP
C
TR
L
F
FC
C
on
ne
cto
r
SXB3A