AcSiP AI7931HD, User Manual

Page: 17 / 21

Product Name EK-AI7931HD
Version A
Doc No 912-13302
Date 2021/12/07
Page 16 / 20
PRODUCT USER GUIDE
www.acsip.com.tw
Table 5 GPIO pin multi-function definition
IO Name
CR
Value Default*
Name Dir
Default
Description
Dir PU/PD
PAD_SYSRST_B
NA PAD_SYSRST_B
PU
Chip hardware fundamental reset pin
SDIO_CLK
0000 GPIO[6] I/O
I PD
GPIO 6
0001 * SDIO_CLK I SDIO Clock
0010 MSDC0_CLK O MSDC Clock
0011 SPIM0_SCK O SPI0 (Master) Clock
0100 CM33_GPIO_EINT0 I CA33 EINT0
0101 DEBUG_0 O Debug signal
0110 ANT_SEL0 O Antenna Select 0
0111 BGF_EINT_10_B I
SDIO_CMD
0000 GPIO[7] I/O
I PU
GPIO 7
0001 * SDIO_CMD I/O SDIO Command
0010 MSDC0_CMD I/O
0011 SPIM0_CS_N O SPI0 (Master) Chip Select
0100 CM33_GPIO_EINT1 I CA33 EINT1
0101 DEBUG_1 O Debug signal
0110 ANT_SEL1 O Antenna Select 1
0111
PINMUX_EXT_INT_N
IN
I
SDIO_DAT0
0000 GPIO[8] I/O
I PU
GPIO 8
0001 * SDIO_DAT0 O SDIO Data[0]
0010 MSDC0_DAT0 I/O MSDC0 data0
0011 SPIM0_MISO I SPI0 (Master) Input
0100 UART0_RTS O
0101 DEBUG_2 O Debug signal
0110 ANT_SEL2 O Antenna Select 2
0111 CM33_GPIO_EINT0 I CA33 EINT0
SDIO_DAT1
0000 GPIO[9] I/O
I PU
GPIO 9
0001 * SDIO_DAT1 I/O SDIO Data[1]
0010 MSDC0_DAT1 I/O MSDC0 data1
0011 SPIM0_MOSI O SPI0 (Master) Output
0100 UART0_CTS I UART0 Control
0101 DEBUG_3 O Debug signal
0110 ANT_SEL3 O Antenna Select 3
0111 CM33_GPIO_EINT1 I CA33 EINT1
AcS
ip C
onf
ide
ntia
l
AcS
ip C
onf
ide
ntia
l
AcS
ip C
onf
ide
ntia
l