117
Se ha solicitado una recuperación de los datos de configuración, pero la memoria
especificada contiene datos dañados. Indica un fallo de hardware o daños
provisionales en los datos, que se pueden corregir escribiendo de nuevo los datos
en la memoria.
120
El valor numérico enviado con el comando era demasiado grande o pequeño.
Incluye los números negativos donde sólo se aceptan los números positivos.
123
Se ha solicitado una recuperación de los datos de configuración desde/a un
número de memoria no permitido.
124
Se ha solicitado un cambio de régimen, pero los ajustes de corriente de la fuente
de alimentación no lo permiten. Véanse las instrucciones de funcionamiento del
manual para obtener más detalles.
Bit 3 - Verify Timeout Error. Se ajusta cuando un parámetro se ajusta en 'verificado' y no se
alcanza el valor en 5 segundos, por ejemplo, el voltaje de salida se ralentiza por un
condensador grande en la salida.
Bit 2 - Query Error. Se configura cuando ocurre un error de consulta. En el Query Error
Register aparecerá el número de error correspondiente, tal y como se relaciona abajo.
1. Error Interrupted
2. Error Deadlock
3. Error Unterminated
Bit 1 - No se usa.
Bit 0 - Operation Complete. Se configura en respuesta al comando *OPC.
Registro de estado de eventos límite (Limit Event Status Register) y registro de
activación de estado de eventos límite (Limit Event Status Enable Register)
Dos pares de registros están implementados además del IEEE Std.488.2. Cada par consta de un
Registro de estado de evento límite (Limit Event Status Register) y un Registro de activación de
estado de eventos límite (Limit Status Event Enable Register). El Limit Event Status Register 1
(LSR1) y el Limit Event Status Enable Register 1 (LSE1) se aplican a la salida 1. El Limit Event
Status Register 2 (LSR2) y el Limit Event Status Enable Register 2 (LSE2) se aplican a la Salida
2 y a la salida auxiliar. Su finalidad es informar al controlador sobre una entrada y/o salida del
estado del límite de corriente o voltaje, almacenando un historial del estado de desconexión de
protección desde la última lectura.
Todos los bits ajustados en un Limit Event Status Register que correspondan a los bits ajustados
en el Limit Event Status Enable Register que se acompaña harán que se ajuste el bit LIM1 o
LIM2 en el Status Byte Register.
Los Limit Event Status Registers 1 y 2 se leen y borran a través de los comandos LSR1? y
LSR1? respectivamente. Los Limit Event Status Enable Registers 1 y 2 se ajustan mediante los
comandos LSE1<nrf> y LSE2<nrf> y se leen a través de los comandos LSE1? y LSE2?
respectivamente.
Limit Event Status Register 1
Bit 7 - no se usa
Bit 6 - no se usa
Bit 5 - Se ajusta cuando existe una desconexión de dirección de salida 1
Bit 4 - Se ajusta cuando existe una desconexión térmica de salida 1
Bit 3 - Se ajusta cuando existe una desconexión de sobrecorriente de salida 1
Bit 2 - Se ajusta cuando existe una desconexión de sobrevoltaje de salida 1
Bit 1 - Se ajusta cuando la salida 1 entra en el límite de corriente (modo de corriente constante)
Bit 0 - Se ajusta cuando la salida 1 entra en el límite de voltaje (modo de voltaje constante)
Limit Event Status Register 2
167
