1
1
2
2
3
3
4
4
D
D
C
C
B
B
A
A
Date:
Page
4
of
10
Number:
Title:
FPGA
02
Rev.
A4
Copyright:
Trenz Electronic GmbH
FPGA.SchDoc
Filename:
2019-07-16
08-C8A
TEI0015
Drawn by:
VY
IO_2/PLL_L_CLKOUTN/DIFFIO_RX_L27N
IO_2/PLL_L_CLKOUTP/DIFFIO_RX_L27P
U1B
10M08SAU169C8G
U1C
10M08SAU169C8G
U1D
10M08SAU169C8G
U1E
10M08SAU169C8G
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM0
DQM1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
BA0
BA1
CLK
CKE
RAS
CAS
WE
CS
D6
D7
D8
D9
D10
D11
D12
D13
D14
3.3V
3.3V
3.3V
3.3V
25V
X5R
GND
25V
X5R
C30
100nF
GND
CLK12M
D12_R
D2
D3
BOTTOM
LEFT
RIGTH
RIGTH
D4
D5
D0
D1
D11_R
GND
GND
USER_BTN
RESET
IAMP_A1
IAMP_A0
ADC_SDI
ADC_SDO
ADC_SCK
ADC_CNV
ADC__PWR_EN1
CLK100M
CLK_EN
1%
R31
33R
PMUX_ST
ADC__PWR_EN2
S1
KMS221GPLFS
GND
S2
KMS221GPLFS
GND
BCBUS1
BCBUS4
BDBUS6
BCBUS3
BCBUS2
BCBUS0
BDBUS7