6-11
DSC-RX1/RX1R_L3
IC202 is not supplied, but this is included
in SY-1001 COMPLETE BOARD (SERVICE).
Note:
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
A
B
C
D
E
F
08
SY-1001 BOARD (5/9)
CPU, CAMERA DSP, AV SIGNAL PROCESS,
LENS CONTROL, MODE CONTROL, HDMI PROCESS (3/3)
XX MARK: NO MOUNT
FSP_AD[15]
FSP_AD[2]
FSP_AD[1]
FSP_AD[11]
FSP_AD[10]
FSP_AD[9]
FSP_AD[13]
FSP_AD[14]
FSP_AD[7]
FSP_AD[0]
FSP_AD[8]
FSP_AD[5]
FSP_AD[6]
FSP_AD[4]
FSP_AD[3]
FSP_AD[12]
FSP_ADDR[20]
FSP_ADDR[16]
FSP_ADDR[17]
FSP_ADDR[18]
FSP_ADDR[19]
A28
VDD_CORE
A29
VDD_CORE
B28
VDD_CORE
B29
VDD_CORE
B30
VDD_CORE
C28
VDD_CORE
C29
VDD_CORE
C30
VDD_CORE
D29
VDD_CORE
F26
VDD_CORE
G25
VDD_CORE
G26
VDD_CORE
H24
VDD_CORE
H25
VDD_CORE
H26
VDD_CORE
J24
VDD_CORE
J25
VDD_CORE
J26
VDD_CORE
K24
VDD_CORE
K25
VDD_CORE
L22
VDD_CORE
M21
VDD_CORE
N21
VDD_CORE
N22
VDD_CORE
P21
VDD_CORE
P22
VDD_CORE
K22
VDD_CORE
L21
VDD_CORE
N10
IOVDD11_DDR
P10
IOVDD11_DDR
R10
IOVDD11_DDR
T10
IOVDD11_DDR
U10
IOVDD11_DDR
V10
IOVDD11_DDR
N1
VDD12_POP_DDR
N2
VDD12_POP_DDR
AC1
VDD12_POP_DDR
AC2
VDD12_POP_DDR
AK8
VDD12_POP_DDR
AL8
VDD12_POP_DDR
F31
VDD12_POP_DDR
A12
VDD12_POP_DDR
B12
VDD12_POP_DDR
A17
VDD12_POP_DDR
B17
VDD12_POP_DDR
AH30
IOVDD_FSP
AH31
IOVDD_FSP
AG29 VSS
AJ26
VSS
AJ27
VSS
AK27
VSS
AL27
VSS
T1
IOVDDCA_DDR
T2
IOVDDCA_DDR
T3
IOVDDCA_DDR
T6
IOVDDCA_DDR
T7
IOVDDCA_DDR
T8
IOVDDCA_DDR
K1
IOVDDQ_DDR1
K2
IOVDDQ_DDR1
K3
IOVDDQ_DDR1
K6
IOVDDQ_DDR1
K7
IOVDDQ_DDR1
K8
IOVDDQ_DDR1
AA1
IOVDDQ_DDR2
AA2
IOVDDQ_DDR2
AA3
IOVDDQ_DDR2
AA6
IOVDDQ_DDR2
AA7
IOVDDQ_DDR2
AA8
IOVDDQ_DDR2
R1
DDRVREF_DQ
R2
VSS
E31
DDRVREF_CA
E29
VSS
F1
VDD18_POP_DDR
F2
VDD18_POP_DDR
F30
VDD18_POP_DDR
AK20
VDD18_POP_NAND
AL20
VDD18_POP_NAND
AG30
VDD18_POP_NAND
AG31
VDD18_POP_NAND
AA24
FSP_ADDR__20
AA25
FSP_ADDR__19
AA26
FSP_ADDR__18
AB24
FSP_ADDR__17
AB25
FSP_ADDR__16
AB26
FSP_AD__15
AC24
FSP_AD__14
AC25
FSP_AD__13
AC26
FSP_AD__12
AD22
FSP_AD__11
AD23
FSP_AD__10
AD24
FSP_AD__9
AD25
FSP_AD__8
AD26
FSP_AD__7
AE23
FSP_AD__6
AE24
FSP_AD__5
AA21
FSP_AD__4
AA22
FSP_AD__3
AA20
FSP_AD__2
AB20
FSP_AD__1
AB21
FSP_AD__0
AB22
FSP_XOE
AH29
FSP_XWE
AJ30
FSP_XCS__2
AJ31
FSP_XCS__1
AJ29
FSP_XCS__0_OUT
AJ28
FSP_XCS__0_IN
AF24
FSP_XADV
AL29
FSP_CLK_OUT_FLASH0
AL28
FSP_CLK_IN_FLASH0
AK30
FSP_RDY0
AK29
FSP_XRST_OUT
AK28
FSP_XRST_IN
M22
VDD_CORE
AF23
FSP_INT
C1
REG_GND
D1
REG_GND
D2
REG_GND
E1
REG_GND
E2
REG_GND
E3
REG_GND
H6
REG_GND
J3
REG_GND
J6
REG_GND
J7
REG_GND
J8
REG_GND
L2
REG_GND
L3
REG_GND
L6
REG_GND
L7
REG_GND
L8
REG_GND
M7
REG_GND
M8
REG_GND
AB2
REG_GND
AB3
REG_GND
AB6
REG_GND
AB7
REG_GND
AB8
REG_GND
AC3
REG_GND
AD3
REG_GND
G13
REG_GND
H13
REG_GND
M10
REG_GND
M11
REG_GND
M12
REG_GND
M13
REG_GND
M14
REG_GND
M15
REG_GND
M16
REG_GND
M17
REG_GND
M18
REG_GND
M19
REG_GND
M20
REG_GND
N11
REG_GND
N12
REG_GND
N13
REG_GND
N14
REG_GND
N15
REG_GND
N16
REG_GND
N17
REG_GND
N18
REG_GND
N19
REG_GND
N20
REG_GND
P11
REG_GND
P12
REG_GND
P13
REG_GND
P14
REG_GND
P15
REG_GND
P16
REG_GND
P17
REG_GND
P18
REG_GND
P19
REG_GND
P20
REG_GND
R11
REG_GND
R12
REG_GND
R13
REG_GND
R14
REG_GND
R15
REG_GND
R16
REG_GND
R17
REG_GND
R18
REG_GND
R19
REG_GND
R20
REG_GND
R21
REG_GND
R22
REG_GND
H29
REG_GND
A27
REG_GND
B27
REG_GND
C27
REG_GND
F29
SIGN20354
A1
@CirP
A2
@CirP
B1
@CirP
AK1
@CirP
AL1
@CirP
AL2
@CirP
T11
REG_GND
T12
REG_GND
T13
REG_GND
T14
REG_GND
T15
REG_GND
T16
REG_GND
T17
REG_GND
T18
REG_GND
T19
REG_GND
T20
REG_GND
T21
REG_GND
T22
REG_GND
U11
REG_GND
U12
REG_GND
U13
REG_GND
U14
REG_GND
U15
REG_GND
U16
REG_GND
U17
REG_GND
U18
REG_GND
U19
REG_GND
U20
REG_GND
U21
REG_GND
U22
REG_GND
V11
REG_GND
V12
REG_GND
V13
REG_GND
V14
REG_GND
V15
REG_GND
V16
REG_GND
V17
REG_GND
V18
REG_GND
V19
REG_GND
V20
REG_GND
V21
REG_GND
V22
REG_GND
W10
REG_GND
W11
REG_GND
W12
REG_GND
W13
REG_GND
W14
REG_GND
W15
REG_GND
W16
REG_GND
W17
REG_GND
W18
REG_GND
W19
REG_GND
W20
REG_GND
W21
REG_GND
W22
REG_GND
Y11
REG_GND
Y12
REG_GND
Y13
REG_GND
Y14
REG_GND
Y15
REG_GND
Y16
REG_GND
Y17
REG_GND
Y18
REG_GND
Y19
REG_GND
Y20
REG_GND
Y21
REG_GND
Y22
REG_GND
AA12
REG_GND
AA18
REG_GND
AA19
REG_GND
AB19
REG_GND
AE14
REG_GND
AE15
REG_GND
AF22
REG_GND
W24
REG_GND
Y24
REG_GND
Y25
REG_GND
F25
REG_GND
G24
REG_GND
H23
REG_GND
AE22
REG_GND
AL30
@CirP
AL31
@CirP
AK31
@CirP
A30
@CirP
A31
@CirP
B31
@CirP
DD_1.8V
REG_GND
R386
240
D_VID
C375
22U
C386
0.1u
FB361
C377
0.001u
C376
22U
DDR_1.2V
REG_GND
C368
0.1u
C367
XX
C366
0.1u
C365
0.1u
C362
0.1u
C361
22U
REG_GND
REG_GND
C381
0.1u
REG_GND
REG_GND
DDR_1.2V
C369
0.1u
C372
1u
REG_GND
DD_1.2V
C385
0.1u
C387
0.1u
C384
1u
REG_GND
C378
0.001u
C383
0.001u
C379
0.001u
DDR_1.8V
REG_GND
DD_1.8V
C370
0.1u
C388
0.1u
C371
0.1u
C380
4.7u
C382
2.2u
FSP_AD[0-15]
FSP_XCS_2
FSP_XWE
FSP_XOE
FSP_XADV
FSP_ADDR[16-20]
D_VID
R387
33
Core POWER
DRAM/OneNAND
POWER
FSP
GND
LENS CONTROL, MODE CONTROL,
CPU, CAMERA DSP,
IC202 (5/6)
AV SIGNAL PROCESS,
AVY2G4G06E
HDMI PROCESS
LENS CONTROL, MODE CONTROL,
CPU, CAMERA DSP,
IC202 (6/6)
AV SIGNAL PROCESS,
AVY2G4G06E
HDMI PROCESS