– 29 –
CD-PC1881V
Figure 29 SCHEMATIC DIAGRAM (12/12)
7
8
9
10
11
12
DV1
1SS133
DV2
1SS133
RV62
150
RV63
150
CV41
4.7/25
RV96
33K
RV95
6.8K
CV15
4.7/25
CV18
100/10
RV61
100K
CV39
100/10
CV40
22/6.3
CV17
0.01
ICV4
8
7
6
5
4
3
2
1
CV6
27P(CH)
CV7
27P
(CH)
XV2
27MHz
RV49
3
.9K
RV50 3.9K
CV12
0.022
CV11
0.022
CV9
0.022
CV14
0.1
7 5
7 4
7 3
7 2
7 1
7 0
9
6
8
6
6 7
6 6
6 5
6 4
6 3
6 2
1
6
6 0
59
5 8
5 7
6
5
5 5
5 4
5 3
5 2
5 1
2 5
24
3
2
2 2
2 1
0
2
1 9
8
1
7
1
6
1
1 5
4
1
1 3
1 2
1 1
1 0
9
8
7
6
5
4
3
2
1
CV22
47/6.3
CV20
0.022
CV19
0.022
RV60
100
CV21
0.022
CV23
47/6.3
CV13
0.1
ICV3
40
3 9
3 8
7
3
3 6
5
3
3 4
3 3
32
3 1
3 0
9
2
2 8
2 7
6
2
2 5
24
3
2
2 2
2 1
0
2
1 9
8
1
7
1
6
1
1 5
4
1
1 3
1 2
1 1
1 0
9
8
7
6
5
4
3
2
1
CV10
47/6.3
CNPV3
CNSV3A
CNSV3B
CV16
0.1
CNPV4
CV25
0.022
CV24
0.022
JKV1
VIDEO OUT
CHASIS
GND
CDBCK
CDLRCK
CDEMPH
CDC2PO
AGND
VOUT3
VOUT2
VOUT1
CBP3
CBP2
CBP1
AVDD
HSYNC
NSYNC
CSYNC
VCLK
CDI
MD8
MD9
MD10
MD11
GND
MD12
MD13
MD14
MD15
MD0
MD1
MD2
MD3
MD4
MD5
MD6
MD7
MCAS
MWE
VDD
VDD
VDD
VDD
VDD
MRAS
MA0
MA1
MA2
MA3
VDD
MA4
MA5
MA6
MA7
MA8
VDD
AUDO
AUEMPH
AULRCK
AUBCK
AUCLK
INT
HDAK
RESET
VDD
HSELA
HSELX
HA
HWR
HRD
HCS
VDD
CKSEL
VDD
X2
X1
HD0
HD1
HD2
HD3
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
HD4
HD5
HD6
HD7
GND
VDD
VSS
DQ15
DQ14
DQ13
DQ12
VSS
DQ11
DQ10
DQ9
DQ8
LCAS
UCAS
OE
A8
A7
A6
A5
A4
VSS
VDD
A3
A2
A1
A0
RAS
WE
DQ7
DQ6
DQ5
DQ4
VDD
DQ3
DQ2
DQ1
DQ0
VDD
2
1
2
1
99
99
98 9 7 9 6 9 5 9 4 9 3 9 2 9 1 90 8 9 8 8 8 7 8 6 8 5 8 4 8 3 8 2 8 1 8 0 7 9 7 8 77 7 6
7 6
0
5
0
5
4 9
4 9
4 8
4 7
6
4
4 5
44
4 3
4 2
4 1
40
3 9
3 8
7
3
3 6
5
3
3 4
3 3
3 2
3 1
3 0
9
2
2 8
2 7
2 7
6
2
6
2
ICV2
MPEG DECODER
D61012GC
VIDEO OPERATION AMP.
NJM2267M
DRAM
SDM4260C
+B
+B
+B
+B
100
100
+B
+B
JACK PWB-G
CD VIDEO PWB-B (2/2)
2
1
2
1
VIDEO SIGNAL