Rane SEVENTY, Руководство по обслуживанию

Страница: 51 / 88

E:\ \2018 MACHINE\RM07\ \RM07 \RM07-DIGITAL\RM07-DIGITAL-DDR2.SchDoc
2020/3/19
CHECKED BY: DRAWN BY:
SHEET: 10802 47th Avenue West
Mukilteo WA 98275-5098
3 5
RM07 DIGITAL DDR2
.
of
ACTION:
* RJ
DIGITAL
REV7
+1.8
GND
GND
+1.3
+1.3
R378
49.9
GND
+1.2
C303
0.22
GND
A4
N8
DQ2
H7
DQ11
D3
DQ1
G2
DQ14
B1
A8
P8
DQ12
D1
DQ13
D9
DQ5
H9
DQ9
C2
DQ4
H1
DQ8
C8
DQ7
F9
DQ10
D7
A6
N7
A7
P2
A2
M7
A1
M3
A3
N2
DQ3
H3
A9
P3
A0
M8
DQ6
F1
A5
N3
A10/AP
M2
A11
P7
A12
R2
WE
K3
BA0
L2
CK
J8
CS
L8
CAS
L7
ODT
K9
VDDQ
A9
VDD
A1
VDDQ
C1
VDDQ
C3
VDD
J9
VDDQ
C7
VDD
E1
VDD
M9
DQ0
G8
DQ15
B9
VDDQ
C9
VDDQ
E9
VDDQ
G1
VDDQ
G7
VDDQ
G9
VDD
R1
VDDQ
G3
VDDL
J1
BA1
L3
CK
K8
CKE
K2
LDM
F3
UDM
B3
RAS
K7
VSSQ
E7
VSSDL
J7
VSSQ
D8
VSSQ
D2
VSSQ
H2
VSSQ
B8
VSSQ
H8
VSSQ
F8
VSSQ
B2
VSSQ
A7
VSS
P9
VSS
J3
VSS
E3
VSSQ
F2
VSS
N1
VSS
A3
VREF
J2
UDQS
B7
UDQS
A8
LDQS
F7
LDQS
E8
BA2
L1
U61
64Mx16
DSP2_DDR2_DQ0
DSP2_DDR2_DQ1
DSP2_DDR2_DQ2
DSP2_DDR2_DQ3
DSP2_DDR2_DQ4
DSP2_DDR2_DQ5
DSP2_DDR2_DQ6
DSP2_DDR2_DQ7
DSP2_DDR2_DQ8
DSP2_DDR2_DQ9
DSP2_DDR2_DQ10
DSP2_DDR2_DQ11
DSP2_DDR2_DQ12
DSP2_DDR2_DQ13
DSP2_DDR2_DQ14
DSP2_DDR2_DQ15
DSP2_DDR2_DQ0
DSP2_DDR2_DQ1
DSP2_DDR2_DQ2
DSP2_DDR2_DQ3
DSP2_DDR2_DQ4
DSP2_DDR2_DQ5
DSP2_DDR2_DQ6
DSP2_DDR2_DQ7
DSP2_DDR2_DQ8
DSP2_DDR2_DQ9
DSP2_DDR2_DQ10
DSP2_DDR2_DQ11
DSP2_DDR2_DQ12
DSP2_DDR2_DQ13
DSP2_DDR2_DQ14
DSP2_DDR2_DQ15
DSP2_DDR2_A0
DSP2_DDR2_A1
DSP2_DDR2_A2
DSP2_DDR2_A3
DSP2_DDR2_A4
DSP2_DDR2_A5
DSP2_DDR2_A6
DSP2_DDR2_A7
DSP2_DDR2_A8
DSP2_DDR2_A9
DSP2_DDR2_A10
DSP2_DDR2_A11
DSP2_DDR2_A12
DSP2_DDR2_A1
DSP2_DDR2_A2
DSP2_DDR2_A3
DSP2_DDR2_A4
DSP2_DDR2_A5
DSP2_DDR2_A6
DSP2_DDR2_A7
DSP2_DDR2_A8
DSP2_DDR2_A9
DSP2_DDR2_A10
DSP2_DDR2_A11
DSP2_DDR2_A12
DSP2_DDR2_A0
DSP2_DDR2_A13
DSP2_DDR2_A13
DSP2_DDR2_BA1
DSP2_DDR2_BA0
DSP2_DDR2_BA2
DSP2_DDR2_BA1
DSP2_DDR2_BA0
DSP2_DDR2_BA2
GND
/DSP2_DDR2_CS
/DSP2_DDR2_CAS
/DSP2_DDR2_RAS
/DSP2_DDR2_WE
DSP2_DDR2_CLK_P
DSP2_DDR2_CLK_N
DSP2_DDR2_CKE
DSP2_DDR2_DQM1
DSP2_DDR2_DQM0
DSP2_DDR2_DQGATE
DSP2_DDR2_DQS1
DSP2_DDR2_DQS0
/DSP2_DDR2_CS
/DSP2_DDR2_RAS
/DSP2_DDR2_CAS
/DSP2_DDR2_WE
DSP2_DDR2_DQM1
DSP2_DDR2_DQM0
DSP2_DDR2_CLK_P
DSP2_DDR2_CLK_N
DSP2_DDR2_CKE
+1.8
DSP2_DDR2_VREF
DSP2_DDR2_VREF
GND
R383
1.00k
R384
1.00k
+1.8
GND
C304
0.1
C318
0.1
DSP2_DDR2_DQS0
DSP2_DDR2_DQS1
R379 10.0k
R382 10.0k
GND
GND
+1.8
DDR_D[15]
W10
DDR_D[14]
U11
DDR_D[13]
V10
DDR_D[12]
U10
DDR_D[11]
T12
DDR_D[10]
T10
DDR_D[9]
T11
DDR_D[8]
T13
DDR_D[7]
W11
DDR_D[6]
W12
DDR_D[5]
V12
DDR_D[4]
V13
DDR_D[3]
U13
DDR_D[2]
V14
DDR_D[1]
U14
DDR_D[0]
U15
DDR_A[13]
T5
DDR_A[12]
V4
DDR_A[11]
T4
DDR_A[10]
W4
DDR_A[9]
T6
DDR_A[8]
U4
DDR_A[7]
U6
DDR_A[6]
W5
DDR_A[5]
V5
DDR_A[4]
U5
DDR_A[3]
V6
DDR_A[2]
W6
DDR_A[1]
T7
DDR_A[0]
U7
DDR_CLKP
W8
DDR_CLKN
W7
DDR_CKE
V7
DDR_WE
T8
DDR_RAS
W9
DDR_CAS
U9
DDR_CS
V9
DDR_DQM[0]
W13
DDR_DQM[1]
R10
DDR_DQS[0]
T14
DDR_DQS[1]
V11
DDR_BA[2]
U8
DDR_BA[1]
T9
DDR_BA[0]
V8
DDR_DQGATE0
R11
DDR_DQGATE1
R12
U3B
TMS320C6746
DVDD18
F14
CVDD
E15
CVDD
G7
CVDD
G8
CVDD
G13
CVDD
H6
CVDD
H7
CVDD
H10
CVDD
H11
CVDD
H12
CVDD
H13
CVDD
J6
CVDD
J12
CVDD
K6
CVDD
K12
CVDD
L12
CVDD
M8
CVDD
M9
CVDD
N8
DVDD18
G6
DVDD18
G10
DVDD18
G11
DVDD18
G12
DVDD18
J13
DVDD18
K5
DVDD18
L6
DVDD18
P13
DVDD18
R13
DVDD3318_A
F5
DVDD3318_A
F15
DVDD3318_A
G5
DVDD3318_A
G14
DVDD3318_A
G15
DVDD3318_A
H5
DVDD3318_B
E14
DVDD3318_B
F6
DVDD3318_B
F7
DVDD3318_B
F8
DVDD3318_B
F10
DVDD3318_B
F11
DVDD3318_B
F12
DVDD3318_B
G9
DVDD3318_B
J14
DVDD3318_B
K15
DVDD3318_B
F13
DVDD3318_C
J5
DVDD3318_C
K13
DVDD3318_C
L4
DVDD3318_C
L13
DVDD3318_C
M13
DVDD3318_C
N13
DVDD3318_C
P5
DVDD3318_C
P6
DVDD3318_C
P12
DVDD3318_C
R4
RTC_CVDD
L14
RVDD
H14
RVDD
N7
USB0_VDDA33
N18
USB0_VDDA18
N14
USB_CVDD
M12
USB0_VDDA12
N17
NC
P15
NC
P14
RSV3
M2
RSV3
N4
RSV3
P1
RSV3
P2
DDR_DVDD18
N6
DDR_DVDD18
N9
DDR_DVDD18
N10
DDR_DVDD18
P7
DDR_DVDD18
P8
DDR_DVDD18
P9
DDR_DVDD18
P10
DDR_DVDD18
R7
DDR_DVDD18
R8
DDR_DVDD18
R9
PLL1_VDDA
N15
PLL0_VDDA
L15
NC
P3
RSV2
T19
NC
M14
NC
N16
DDR_VREF
R6
DDR_ZP
U12
NC
N3
RVDD
E5
U3A
TMS320C6746
+1.8
C319
22u
C320
0.47
C321
0.47
C322
0.47
C323
0.47
C324
0.47
DVDD18
GND
+1.8
C337
22u C338
0.47 C339
0.47 C340
0.47 C341
0.47 C342
0.47
DDR_DVDD18
GND
C325
22u
C326
0.47
C327
0.47
C328
0.47
DVDD3318_B
GND
C330
0.47
C329
0.47
+1.8
C343
22u C344
0.47 C345
0.47 C346
0.47
DVDD3318_C
GND
C348
0.47 C347
0.47
CVDD & RVDD
C305
22u
C306
0.47
C307
0.47
C308
0.47
C309
0.47
C310
0.47
+1.3
C311
0.47
C312
0.47
C313
0.47
C314
0.47
C315
0.47
GND
+1.8
C349
22u
C350
0.47
C351
0.47
C352
0.47
DVDD3318_A
GND
+1.8
C331
22u C332
0.47 C333
0.47 C334
0.47 C335
0.47 C336
0.47
GND
C317
0.1
GND
C316
0.1
GND
+1.2
C301
0.47
L11
120
DSP2_PLL1_VDDA
C302
0.47
L13
120
DSP2_PLL0_VDDA
DSP2_PLL1_VSSA
DSP2_PLL0_VSSA
L12
120
L14
120
GND
DSP2_PLL1_VSSA
DSP2_PLL0_VSSA
DVDD3318_C
BOOT[7:0] = 00010010 => SPI0 Slave Boot
R375
10.0K R376
10.0K
GND +1.8
UHPI_HD[7] / UPP_D[7]
V18
UHPI_HD[6] / UPP_D[6]
V19
UHPI_HD[5] / UPP_D[5]
U19
UHPI_HD[4] / UPP_D[4]
T16
UHPI_HD[3] / UPP_D[3]
R18
UHPI_HD[2] / UPP_D[2]
R19
UHPI_HD[1] / UPP_D[1]
R15
UHPI_HD[0] / UPP_D[0]
P17
UHPI_HD[15] / UPP_D[15]
U18
UHPI_HD[14] / UPP_D[14]
V16
UHPI_HD[13] / UPP_D[13]
R14
UHPI_HD[12] / UPP_D[12]
W16
UHPI_HD[11] / UPP_D[11]
V17
UHPI_HD[10] / UPP_D[10]
W17
UHPI_HD[9] / UPP_D[9]
W18
UHPI_HD[8] / UPP_D[8]
W19
GP6[2]
J3
GP6[4]
H3
UHPI_HDS1
V15
UHPI_HCS / UPP_2xTXCLK
W14
UPP_XD[7] / BOOT[7]
P4
UPP_XD[6] / BOOT[6]
R3
UPP_XD[5] / BOOT[5]
R2
UPP_XD[4] / BOOT[4]
R1
UPP_XD[3] / BOOT[3]
T3
UPP_XD[2] / BOOT[2]
T2
UPP_XD[1] / BOOT[1]
T1
UPP_XD[0] / BOOT[0]
U3
UPP_XD[15]
U2
UPP_XD[14]
U1
UPP_XD[13]
V3
UPP_XD[12]
V2
UPP_XD[11]
V1
UPP_XD[10]
W3
UPP_XD[9]
W2
UPP_XD[8]
W1
GP8[9]
H4
GP8[8]
G4
GP8[10]
F2
GP8[11]
F1
GP6[0]
R5
GP6[3]
K3
GP6[1]
K4
UPP_CHB_CLOCK
G1
UPP_CHB_START
G2
UPP_CHB_ENABLE
J4
UPP_CHB_WAIT
G3
UHPI_HCNTL0 / UPP_CHA_CLOCK
U17
UHPI_HCNTL1 / UPP_CHA_START
W15
UHPI_HHWIL / UPP_CHA_ENABLE
U16
UHPI_HRW / UPP_CHA_WAIT
T15
UHPI_HINT
R16
UHPI_HRDY
R17
GP4[7]
E9
CLKOUT / UHPI_HDS2 / GP6[14]
T18
RESETOUT / UHPI_HAS / GP6[15]
T17
U3D TMS320C6746
DVDD3318_A SPI0_CLK
D19
SPI0_SOMI
C16
SPI0_SIMO
C18
SPI0_ENA
C17
SPI0_SCS[5] / UART0_RXD
C19
SPI0_SCS[4] / UART0_TXD
D18
SPI0_SCS[3] / UART0_CTS
E17
SPI0_SCS[2] / UART0_RTS
D16
SPI0_SCS[1]
E16
SPI0_SCS[0]
D17
SPI1_CLK
G19
SPI1_SOMI
H17
SPI1_SIMO
G17
SPI1_ENA
H16
SPI1_SCS[6] / I2C0_SDA
G18
SPI1_SCS[5] / UART2_RXD / I2C1_SCL
F17
SPI1_SCS[4] / UART2_TXD / I2C1_SDA
F16
SPI1_SCS[3] / UART1_RXD
E18
SPI1_SCS[2] / UART1_TXD
F19
SPI1_SCS[1]
F18
SPI1_SCS[0]
E19
SPI1_SCS[7] / I2C0_SCL
G16
RTC_ALARM / UART2_CTS
F4
NC
N1
NC
N2
NC
J2
NC
J1
NC
L2
NC
L1
U3E TMS320C6746
1
2
3
J53
3pin MALE HDR
GND
R380 33.2
R381 33.2
GP1[3]
GP1[2]
UART/DEBUG
DSP_RDY 1
DSP_CS
1
SSP1A_SCK 1
SSP1A_MOSI 1
SSP1A_MISO 1
R377
10.0K
GND +3.3
+3.3
+3.3
+3.3
+1.2