
32
LC4.6E AA
7.
Circuit Diagrams and PWB Layouts
SSB: SDRAM
VREF
28
27
26
25
24
D
DQS
0
1
2
3
DM
11
RFU
12
9
8
9
10
2
3
4
21
20
19
18
17
16
31
30
6
1
0
A
11
14
CAS
RAS
29
5
6
7
8
VDDQ
VDD
WE
0
MCL
NC
13
NC
1
BA
23
22
7
5
4
3
2
15
VSS
VSSQ
10
CS
CKE
CK
D
0
1
CK
A7
A7
A7
A7
A7
A7
A7
A7
A7
D
E
F
G
2501 B1
2502 B1
2503 B1
2504 B1
2505 B2
2506 B2
2507 B2
2508 B3
2509 B3
2510 B3
2511 B3
2512 B4
2513 B4
2514 B4
2515 B5
2516 B5
2517 B4
2526 B4
3501 B3
A7
A7
A7
A7
A7
A7
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
A
B
C
D
E
F
G
A
B
C
A7
A7
A7
A7
A7
A7
3502 C3
3503 C2
7501 C3
F501 C3
I502 C2
I503 B2
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
SDRAM
TO/FROM SCALER
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
A7
2517
100n
2506
100n
2510
100n
2501
47u
1%
10K
3502
150R
3503
1%
F501
2512
100n
2511
100n
47u
2502
100n
2515
2514
100n
FSVREF
I502
I503
2508
100n
100n
2507
+2V5_DDR
100n
2516
3501
10K
1%
100n
2505
+2V5_DDR
2504
100n
100n
2503
+2V5_DDR
2526
22u
16V
70
76
82
92
99
25
86
58
16
46
66
85
5
11
19
62
65
96
2
95
8
14
22
59
67
73
79
40
41
42
43
44
87
88
27
93
15
35
6
7
60
61
94
52
38
89
90
91
39
77
78
80
81
1
83
84
3
4
10
12
13
100
17
18
20
21
74
75
56
24
57
97
98
63
64
68
69
71
72
9
45
29
30
26
55
53
54
28
23
32
36
37
33
34
47
48
49
50
51
Φ
SDRAM
1M X 32 X 4
K4D263238M-QC50
7501
31
100n
2513
100n
2509
FSDATA2
FSDATA20
FSDATA21
FSDATA22
FSDATA23
FSDATA24
FSDATA25
FSDATA26
FSDATA27
FSDATA28
FSDATA29
FSDATA3
FSDATA30
FSDATA31
FSDATA4
FSDATA5
FSDATA6
FSDATA7
FSDATA8
FSDATA9
FSCLK-
FSCKE
FSDQM0
FSDQM1
FSDQM2
FSDQM3
FSRAS
FSCAS
FSWE
FSBKSEL0
FSBKSEL1
FSCLK-
FSCLK+
FSDATA1
FSDATA10
FSDATA11
FSDATA12
FSDATA13
FSDATA14
FSDATA15
FSDATA16
FSDATA17
FSDATA18
FSDATA19
FSDQS
FSDATA0
FSADDR0
FSADDR1
FSADDR10
FSADDR11
FSADDR2
FSADDR3
FSADDR4
FSADDR5
FSADDR6
FSADDR7
FSADDR8
FSADDR9
FSCLK+
E_14710_024.eps
130504
3139 123 5837.1
FSVREF