Philips DVDR3455H, Руководство по обслуживанию

Страница: 41 / 56

41 DVDR3455
Parte Vídeo
Os sinais de entrada de vídeo digital do DV no painel frontal são
distribuídos do conector 1521 via IEEE 1394 PHY IC [7301] para o
chip Domino [7101]
O Processador de Entrada de Vídeo codi fi ca o vídeo analógico
para a corrente de vídeo digital (formato CCIR656). A corrente de
saída, chamada VID_D ( 9 : 0 ), é então distribuída para o chip
Domino. Este IC codi
fi ca e decodi fi ca a corrente de vídeo digital
em/para o formato MPEG2.
Parte Áudio
Áudio I2S é enviada à painel analógico para o chip Domino via
conector 1536.
O chip Domino comprime o dado de áudio I2S em uma corrente de
áudio MPEG1-L2/AC3.
Front-end I2S
O chip Domino interage diretamente com o motor básico via ATAPI
conector 1571.
Isto armazena as correntes de dados que vem (ou vão) do motor
básico.
No chip Domino, a corrente de vídeo MPEG2 e a corrente de
áudio AC3 são enviadas para o motor básico para gravação por
barramento ATAPI.
8.4.2. Modo Reprodução
Durante a reprodução, os dados do motor básico vão diretamente
para o chip Domino via interface ATAPI. O chip Domino tem as
seguintes saídas:
•
Vídeo analógico CVBS, YC e saídas RGB no conector 1521
•
Áudio I2S (formato PCM) no conector 1536
•
Áudio SPDIF (saída digital de áudio) no conector 1536
8.4.3. Interface Motor Básico
O painel digital está equipada com um barramento IDE (ATAPI)
para conexão com o motor básico.
O chip Domino tem um complexo sistema, que é necessário para
suportar a execução do processo nas diferentes frequências
assim como na decodi
fi cação de vídeo, decodi fi cação de áudio
ou dispositivos periféricos I/O etc. Para assegurar uma iniciação
sincronizada de todos os registros e o estado das máquinas, todos
os PLLs são trocados para suas frequências padrão 27MHz.
Então quando a unidade de controle carregada foi corretamente
inicializada e uma vez capturou todos os parâmetros carregados,
ajusta os PLLs as suas frequências funcionais. Graças a um
mecânismo de bloqueio do clock, o chaveamento da frequência é
grátis.
Sistema de Clocks:
•
DMN-8652 (7101, pino A1 e A2) : 13.5MHz fornecidos pelo x’tal
1101
•
DMN-8652 1394-LINK (7101, pino K1) : 49.152MHz fornecidos
pelo 1394-PHY
•
TVP5146 (7401, pino 74 e 75) : 14.31818MHz fornecidos pelo
x’tal 1461
•
SDRAM (7211 e 7231, pino 45 e 46) : 150MHz fornecidos pelo
DMN-8652
•
TSB41AB1PHP IEEE 1394 PHY IC (7301, pino 42 e 43) :
24.576MHz fornecidos pelo x’tal 1351
8.4.4 Distribuição de clock
Figura 8-5 Dominio_Clock
FRONTEND INTERFACE
VIP
TVP5146
DMN 8652
7101
7401
7301
1934 PHY
24.576 MHz
14.31818MHz
13.5 MHz
7211
SDRAM
7231
SDRAM
150 MHz