
MPEG PROCESSOR CIRCUIT
7-2
7-2
MT48LC4M16A2TG
7102
23 A0
A1
24
22 A10
A11
35
A2
25
A3
26
A4
29
A5
30
A6
31
A7
32
A8
33
A9
34
BA0
20
BA1
21
CAS_
17
CKE
37
38 CLK
CS_
19
2
DQ0
DQ1 4
DQ10 45
DQ11 47
DQ12 48
DQ13 50
DQ14 51
DQ15 53
DQ2 5
DQ3 7
DQ4 8
DQ5 10
DQ6 11
DQ7 13
42
DQ8
DQ9 44
39
DQMH
DQML 15
36 40
RAS_
18
1
14 27
3
9
43 49
28 41 54
6
12 46 52
WE_
16
DQMH
SENSE AMPLIFIERS
COMMAND
DECODE
CTRL
LOGIC
MODE REG
ADDRESS REGISTER
ROW
ADDR
MUX
LOGIC
CTRL
BANK
COLUMN
ADDR
COUNTER/
I/O GATING
DQM DATA LOGIC
READ DATA LATCH
WRITE DRIVERS
DA
T
A
INPUT
REGISTER
DA
T
A
OUTPUT
REGISTER
DQML
VDDQ
VDD
NC
VSSQ
VSS
LATCH
REFRESH
COUNTER
BANK0
ROW-
ADDR
LATCH &
DECODER
COLUMN
DEDCODER
BANK0
MEMORY
ARRAY
(4,096x256x16)
VC20_4
VC20_6
VC20_7
DI6
DI4
*
M1-51
M1-7
M1-1
DA0
0V
5V
M1-7
M1-9
1148 I1
DM2
DM1
J
I
G
H
0V
(ES6018 footprint)
ES6178
M1-13
To 1104 of
1
2
3
4
5
6
7
8
9
10
11
12
13
14
1
2
3
M1-50
0V5
0V5
3V3
3V3
M3-34
4
5
6
7
8
9
10
11
12
13
14
0V
3V3
M1-18
0V
M1-49,M2-49
M1-61
2V
M1-12
3V3
M1-26
A
B
C
D
E
F
G
H
I
J
A
B
C
D
E
F
M1-48
0V
2V5
2V5
M1-20
*
0V
From Emulator
0V5
0V
M3-35
0V
0V5
1149 I1
1150 C1
1151 B1
1152 H4
2100 B3
2101 H4
2102 H5
2104 I3
2105 I3
2106 I3
2107 I2
2108 I3
2109 E12
* OPTION
M2-54
0V
T
O/FROM A
T
API
ENGINE
2V3
M1-15
M3-33
3V3
M1-25
M1-52
1V6
M1-16
M1-15
2110 I4
2111 I4
2112 I4
2113 I4
2114 I5
2115 I6
2116 I5
2117 I6
2118 I5
2119 I6
2120 H5
2121 I7
2122 I6
2123 I4
2124 I3
2125 I3
2126 I4
M1-23
0V
0V
M2-71
M1-14
M2-38
M1-45
M1-12
M3-32
0V
M1-46
2127 I3
2128 I4
2129 I4
2130 A13
2131 J6
2132 J6
2133 J6
2134 J5
2135 J6
2136 J5
TSD1|SEL_PLL1
SPDIF_IN|CAMVS
SPDIF_OUT|SEL_PLL3
For Dev Evaluation
30R 0805
CAMYUV2
M2-58
V
M3-31
30R 0805
30R 0805
M1-51
TWS|SEL_PLL2
2137 J6
2139 G10
2143 H4
2145 G11
2150 G1
2152 B10
2313 G10
3100 C1
3101 C1
3102 C1
3103 C1
3104 D1
M1-53
M1-17
M2-42
M2-47
M1-11
M1-18
0V
M1-45,M2-45
M1-10
M1-6
M1-50,M2-50
3V3
3105 D1
3106 D1
3107 D1
3108 D1
3109 D1
3110 D1
3111 E1
3112 E1
3113 E1
3114 E1
3115 E1
3116 F1
3117 F1
M2-44
0V
M1-4
0V
M2-40,M1-40
M1-53
M1-23
M2-72
3118 G1
3119 G1
3120 G1
3121 G1
3122 G1
3123 G1
3124 H1
3125 H1
3126 H1
3127 H1
3128 J2
3130 E5
3131 E5
3132 E4
M1-3
3V3
0V
M1-61,M2-61
M1-16
*
M1-20
2V3
3133 F4
3134 F4
3135 F4
3137 J1
3138 J1
3139 J2
M1-26
0V
3V3
M1-5
M1-38
0R
M1-61
DC vtg measured in STOP-MODE
M1-21
1V6
3140 F4
3141 G4
3142 G4
3143 G4
3144 G4
3145 E4
3146 F4
3147 F10
3151-D H6
3152-B H6
3153-D H7
3154-C H7
3154-D H7
3163 H7
3165 H7
3169 H9
M1-19
M1-24
3V3
4V6
M1-11
3170 H9
3171 H9
3172 A13
3173 E1
3175 A12
3176 B12
3177 H5
4100 B8
4101 B8
4102 A3
4108 B3
4109 B3
4110 B1
4111 I1
5100 G10
5101 H5
5102 H4
5104 A11
5105 B11
5106 E14
5107 B3
5110 I1
M1-25
0V
M1-14
M1-6
MPEG PROCESSOR
M1-3
3V3
4V8
M1-9
HDRQ#|CAMYUV3|EAUX4_0
YUV_0|UDAC
3V3
0805
5112 I1
5113 I1
5114 I1
7100 B2
7101 E7
7102 F12
7103 A12
I100 B8
I101 B8
0V
3V3
M1-46
M1-8
30R 0805
3V3
M1-19
M1-22
M1-56
M3-30
M1-56
1V3
M1-48
0V
3V3
3V3
M2-57
Display Board
*
0805
M1-1
*
4V8
3V3
0V
0V
0V
M1-2
VC20_3
VC20_2
VC20_1
VCC_2V0_V
M1-4
4V8
M2-43
0V
M1-13
YUV_7|FDAC
I2CDA
T
A|AUX0
I2C_CLK|AUX1
30R 0805
YUV_6|VDAC
VCC_2V0_V
VCC_2V0
3V3
M1-5
3V3
M1-2
M1-21
0V
0V5
M1-52
0V
M2-41
M1-49
3V3
3V3
OPEN
0V5
M1-22
+5VD
100n
2124
M1-8
M1-24
M1-17
1V6
M3-36
M1-38
M2-73
M1-10
4K7
3143
I101
68R
3171
4111
+5VD
5113 2u2
5112 2u2
5114 2u2
5110 2u2
3127
47R
100n
2136
M24C01
1
E0
2
E1
3
E2
6
SCL
5
SDA
8
VCC
4
VSS
7
WC_
10R
3151-D
7103
100n
2
111
3163
33R
47R
3122
+5VD
+5VD
+5VD
21
10
100n
3107
47R
VCC_3V3_R
3153-D
4K7
3119
2131
100n
3137
4K7
PLL
4K7
3176
21
12
100n
2150
100n
10R
2128
100n
2108
2143
1n0
3173
21
13
100n
VCC_3V3_R
3109
47R
3147
75R
3144
33R
3169
2135
100n
44
DQ7
30
DQ8
32
DQ9
10
NC2
13
NC3
14
NC4
28
OE_
12
RESET_
15
RY|BY_
37
VCC
27
VSS1
46
VSS2
11
WE_
7
A9
47
BYTE_
26
CE_
29
DQ0
31
DQ1
34
DQ10
36
DQ11
39
DQ12
41
DQ13
43
DQ14
45
DQ15|A-1
33
DQ2
35
DQ3
38
DQ4
40
DQ5
42
DQ6
4
A12
3
A13
2
A14
1
A15
48
A16
17
A17
16
A18
9
A19
23
A2
22
A3
21
A4
20
A5
19
A6
18
A7
8
A8
25
A0
24
A1
6
A10
5
A11
VCC_3V3
21
18
100n
5104
100n
2313
PLL
PLL
3135
220n
4K7
3145
2120
2134
100n
100n
2105
5105
4102
4K7
3138
3172
4K7
47R
3126
+5VD
100n
+5VD
2106
5107
1
2
3
4
5
3131 4K7
1148
47R
3116
47R
3100
100n
2122
3123
47R
4K7
3140
VCC_3V3_V
+5VD
+5VD
3130
3177
220R
33R
3165
4K7
3134
100n
21
16
47R
3112
40
5
6
7
8
9
26
27
28
29
3
30
31
32
33
34
35
36
37
38
39
4
12
13
14
15
16
17
18
19
2
20
21
22
23
24
25
1150
1
10
11
5106
1M
3141
3105
47R
10R
3152-B
100n
2123
3111
47R
47R
3110
4K7
3175
100n
21
14
4110
2132
100n
VCC_3V3
+5VD
+5VD
2137
100n
33R
3154-D
47R
3118
3117
47R
3101
47R
2125
100n
2100
220n
3121
47R
2104
100n
47R
3104
3132
47R
3102
21
19
100n
4100
I100
100n
2127
27M
1152
HC-49/U
100n
2152
1151
1
2
3
4
100n
2107
33R
3154-C
3115
47R
100n
2133
2109
15p
109
YUV_4|RSET
110
YUV_5|YDAC
113
114
115
100n
21
17
VSS_23
200
VSS_24
208
VSS_3
26
VSS_4
34
43
VSS_5
60
VSS_6
VSS_7
67
VSS_8
76
VSS_9
84
VSYNC#|CAMYUV6
118
XIN
49
XOUT
50
106
YUV_1|VREF
107
YUV_2|CDAC
108
YUV_3|COMP
VSS_1
8
VSS_10
91
VSS_1
1
98
103
VSS_12
VSS_13
120
129
VSS_14
VSS_15
138
VSS_16
147
VSS_17
156
VSS_18
163
VSS_19
171
VSS_2
17
VSS_20
177
VSS_21
184
VSS_22
192
130
VC33_11
148
VC33_12
157
159
VC33_13
VC33_14
164
VC33_15
183
193
VC33_16
VC33_17
201
VC33_2
18
VC33_3
27
VC33_4
59
VC33_5
68
VC33_6
75
VC33_7
92
VC33_8
99
VC33_9
104
TDMSC#
31
TDMX|RSEL
25
33
TSD0|SEL_PLL0
36
TSD2
37
TSD3
38
32
9
35
44
83
VC25_5
121
139
172
VC33_1
1
VC33_10
LOE#
170
L
WRHL#
199
198
L
WRLL#
MCLK
39
42
PCLK2XSCN|CAMYUV4
116
PCLKQSCN|CAMYUV5
117
RBCK
47
RESET#
24
RSD
45
RWS
46
41
TBCK
40
TDMCLK
29
TDMDR
28
TDMFS
30
LD0
178
LD1
179
190
LD10
LD1
1
191
LD12
194
LD13
195
LD14
196
LD15
197
LD2
180
LD3
181
LD4
182
LD5
185
LD6
186
LD7
187
LD8
188
LD9
189
LA18
20
LA19
21
206
LA2
LA20
22
LA21
23
LA3
207
LA4
2
LA5
3
LA6
4
LA7
5
LA8
6
LA9
7
LCS0#
173
LCS1#
174
LCS2#
175
LCS3#
176
HRD#|DCI_ACK#
150
143
145
HRST#|EAUX3_5
HSYNC#|CAMYUV7
119
HWR#|DCI_CLK#
149
HWRQ#|DCI_REQ#
142
LA0
204
LA1
205
LA10
10
LA11
11
LA12
12
LA13
13
LA14
14
LA15
15
LA16
16
LA17
19
HD12|EAUX2_4
136
HD13|EAUX2_5
137
140
HD14|EAUX2_6
HD15|EAUX2_7
141
HD1|DC1
123
HD2|DC2
124
HD3|DC3
125
HD4|DC4
126
HD5|DC5
127
HD6|DC6
128
HD7|DC7
131
HD8|DCI_FDS
132
HD9|EAUX2_1
133
HIOCS16#|EAUX3_4
151
HIORDY|EAUX3_3
146
HIRQ|DCI_ERR#
144
DMA9
64
DOE#|DSCK_EN
70
101
DQM
DRAS0#
72
DRAS1#|DBANKSEL0
73
DRAS2#|DBANKSEL1
74
DSCK
102
DWE#
71
HA0|EAUX4_2
154
HA1|EAUX4_3
155
HA2|EAUX4_4
158
HCS1FX#|EAUX3_7
152
HCS3FX#|EAUX3_6
153
HD0|DC0
122
HD10|EAUX2_2
134
HD11|EAUX2_3
135
DCAS#
69
105
DCLK
DCS0#
100
DCS1#
97
DMA0
53
DMA1
54
DMA10
65
DMA1
1
66
DMA2
55
DMA3
56
DMA4
57
DMA5
58
DMA6
61
DMA7
62
DMA8
63
DB0
77
78
DB1
DB10
89
DB1
1
90
DB12
93
DB13
94
DB14
95
DB15
96
DB2
79
DB3
80
DB4
81
DB5
82
DB6
85
DB7
86
DB8
87
DB9
88
48
160
161
AUX2|IOW#
162
AUX3|IOR#
165
AUX4
166
AUX5
167
AUX6
168
AUX7
169
AVCC|PLL
51
AVCC|VDAC
111
AVSS|PLL
52
AVSS|VDAC
112
CAMYUV0
202
CAMYUV1
203
4101
7101
5100
2129
100n
3142
3133
1149
1
2
3
4
5
2139
100n
3139
4K7
3u3
5102
4109
21
15
100n
4108
47R
3106
3113
47R
220n
2130
3114
47R
2145
3120
4K7
VCC_3V3
100n
2126
2102
22p
12p
2101
2u2
5101
3128
33K
2121
100n
3125
47R
3170
33R
3103
47R
VCC_3V3
3146
4K7
+5VD
VCC_3V3_V
47R
3124
47R
3108
VFD_DATA
SDA
SCL
KILL
S0
COMP
CLK_27M
SPDIF
LCS2
ROM_CE
PCM_LRCLK
POWER_ON
PCM_DATA0
IR
VFD_CS
VFD_CLK
HWR
HRD
HRST
HA(2)
HA(0)
HA(1)
HD(15)
HD(14)
HD(13)
HD(12)
HD(11)
HD(10)
HD(9)
HD(8)
HD(7)
HD(6)
HD(5)
HD(4)
HD(3)
HD(2)
HD(1)
HD(0)
ROM_WE
ROM_WE
LCS3
HD(15)
HD(14)
HD(13)
HD(2)
HD(1)
HD(0)
CLK_27M
LCS2
LA(21)
RESET
HRST
DAC_CS
B_OUT
V_REF
R_OUT
RSET
G_OUT
CVBS_OUT
S1
HIRQ
HIORDY
HCS3
HCS1
HIOCS16
CLK
DMA(8)
ROM_WE
ROM_CE
LD(0)
LD(1)
LD(10)
LD(11)
LD(12)
LD(13)
LD(14)
LA(0)
LD(2)
LD(3)
LD(4)
LD(5)
LD(6)
LD(7)
LD(8)
LD(9)
LA(20)
CKE
CAS
BANK1
WE
DB(12)
DB(13)
DB(14)
DB(15)
HD(3)
HD(4)
HD(5)
HD(6)
HD(7)
HD(8)
HD(9)
HD(10)
HD(11)
HD(12)
HWR
HRD
HIORDY
HIRQ
HA(1)
HA(0)
HA(2)
HCS1
HCS3
HIOCS16
LA(18)
PCM_LRCLK
DB(0)
DB(1)
DB(2)
DB(3)
DB(4)
DB(5)
DB(6)
DB(7)
DB(8)
DB(9)
DB(10)
DB(1
1
)
LA(20)
LA(21)
LA(3)
LA(4)
LA(5)
LA(6)
LA(7)
LA(8)
LA(9)
LD(0)
LD(1)
LD(10)
LD(1
1
)
LD(12)
LD(13)
LD(14)
LD(15)
LD(2)
LD(3)
LD(4)
LD(5)
LD(6)
LD(7)
LD(8)
LD(9)
ROM_OE
PCM_CLK
RESET
SPDIF
PCM_BCK
PCM_DATA0
VFD_CLK
CS0
DMA(0)
DMA(1)
DMA(10)
DMA(1
1
)
DMA(2)
DMA(3)
DMA(4)
DMA(5)
DMA(6)
DMA(7)
DMA(9)
DQMX
RAS0
BANK0
CLK
SCART1
SCART0
LA(0)
LA(1)
LA(10)
LA(11)
LA(12)
LA(13)
LA(14)
LA(15)
LA(16)
LA(17)
LA(18)
LA(19)
LA(2)
DB(9)
DQMX
RAS0
WE
LA(1)
LA(2)
LA(11)
LA(12)
LA(13)
LA(14)
LA(15)
LA(16)
LA(17)
LA(18)
LA(19)
LA(3)
LA(4)
LA(5)
LA(6)
LA(7)
LA(8)
LA(9)
LA(10)
ROM_OE
RESET
SDA
SCL
VFD_DA
T
A
DAC_CS
IR
VFD_CS
DMA(0)
DMA(1)
DMA(10)
DMA(11)
DMA(2)
DMA(3)
DMA(4)
DMA(5)
DMA(6)
DMA(7)
DMA(8)
DMA(9)
BANK0
BANK1
CAS
CKE
CS0
DB(0)
DB(1)
DB(10)
DB(11)
DB(12)
DB(13)
DB(14)
DB(15)
DB(2)
DB(3)
DB(4)
DB(5)
DB(6)
DB(7)
DB(8)
M29W800DT-70N6
7100
Содержание DVD737
Страница 27: ...COMPONENT CHIP LAYOUT MAPPING INFORMATION 7 5 7 5 ...
Страница 32: ...7 10 7 10 TOP VIEW COMPONENT CHIP LAYOUT PART C PART C ...
Страница 33: ...7 11 7 11 TOP VIEW COMPONENT CHIP LAYOUT PART D 3139 243 3088 pt3 dd wk0325 PART D ...
Страница 37: ...8 1 MAIN ENCASING EXPLODED VIEW 101 ...
Страница 39: ...9 1 DOCUMENT HISTORY Version 1 0 Initial release ...