C-S5VL
IC BLOCK DIAGRAM/ TERMINAL DESCRIPTION
20
A0-A19
W
DQ0-DQ14
VCC
M29W160ET
M29W160EB
E
VSS
15
G
RP
DQ15A–1
RB
BYTE
A0-A19
Address Inputs
DQ0-DQ7
Data Inputs/Outputs
DQ8-DQ14
Data Inputs/Outputs
DQ15A–1
Data Input/Output or Address Input
E
Chip Enable
G
Output Enable
W
Write Enable
RP
Reset/Block Temporary Unprotect
RB
Ready/Busy Output
BYTE
Byte/Word Organization Select
V
CC
Supply Voltage
V
SS
Ground
NC
Not Connected Internally
DQ3
DQ9
DQ2
A6
DQ0
W
A3
RB
DQ6
A8
A9
DQ13
A17
4
1
Q
D
0
1
A
A2
DQ12
DQ10
DQ15A–1
VCC
DQ4
DQ5
A7
DQ7
NC
NC
M29W160ET
M29W160EB
12
1
13
24
25
36
37
48
DQ8
NC
A19
A1
A18
A4
A5
DQ1
DQ11
G
A12
A13
A16
A11
BYTE
A15
A14
VSS
E
A0
RP
VSS
16 Mbit (2Mb x8 or 1Mb x16, Boot Block)
TSOP48 (N)
12 x 20mm
PACKAGE
Q1851: M29W160ET-70N6E (3V Supply Flash Memory)
LOGIC DIAGRAM
SIGNAL NAME
CONNECTION