Marantz SR2100/C1S, Руководство по обслуживанию

Страница: 15 / 25

20 19
7. IC DATA
Page Address
I / O Buffer
Line Decoder
b
0
b
1
b
2
b
3
b
4
b
5
b
6
b
7
Line Counter
Staet Line Register
Displey
Timing
Generator
Common
SEG
0
~SEG
60
COM
0
~COM
15
Timing
Generator
Page Address Decoder
RST
D
0
~D
7
A
0
Instr
uction
Decoder
Reset
MPU Interf
ace
Bus
Holder
Status
Multiple
x
e
r
Com.
Address
Register
Com.
Address
Counter
Culumn
Decoder
Displa
y
Data RAM
Displa
y Data Latch
M/S
FR
OSC
2
OSC
2
Segment
Dr
iv
er
V
DD
V
SS
V
1
V
2
V
3
V
4
V
5
Common
Dr
iv
er
V
DD
, V
1
. V
4
. V
5
V
DD
, V
2
. V
3
. V
5
2560 bit
BF
Register
E (RD)
R/W (RD)
25 1
26
50
SEG
20
SEG
21
SEG
22
SEG
23
SEG
24
SEG
25
SEG 26
SEG 27
SEG 28
SEG 29
SEG 30
SEG 31
SEG 32
SEG 33
SEG 34
SEG 35
SEG 36
SEG 37
SEG
38
SEG
39
SEG
40
SEG
41
SEG
42
SEG
43
SEG
44
V
SS
D
0
D
1
D
2
D
3
D
4
D 5
D 6
D 7
V DD
RST
FR
V
5
V 3
V 2
M/S
V
4
V 1
COM
0
COM
1
COM
2
COM
3
COM
4
COM
5
COM
6
R/W (WR) E (RD) OSC
2
OSC
1
A
0
SEG
0
SEG
1
SEG
2
SEG
3
SEG
4
SEG
5
SEG
6
SEG
7
SEG
8
SEG
9
SEG
10
SEG
11
SEG
12
SEG
13
SEG
14
SEG
15
SEG
16
SEG
17
SEG
18
SEG
19
COM
7
COM
8
COM
9
COM
10
COM
11
COM
12
COM
13
COM
14
COM
15
SEG
60
SEG
59
SEG
58
SEG
57
SEG
56
SEG
55
SEG
54
SEG
53
SEG
52
SEG
51
SEG
50
SEG
49
SEG
48
SEG
47
SEG
46
SEG
45
51 75
NJU6450A
76
100
BLOCK DIAGRAM
QU51:NJU6450A
PIN CONFIGURATION
PIN FUNCTION