RA4803SA
Page - 7
ETM38E-03
8.1.3. Register table (Bank2)
Address
Function
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Read
Write
0
1/100 S
80
40
20
10
8
4
2
1
P
I
1
SEC
40
20
10
8
4
2
1
P
P
2
MIN
40
20
10
8
4
2
1
P
P
3
HOUR
20
10
8
4
2
1
P
P
4
WEEK
6
5
4
3
2
1
0
P
P
5
DAY
20
10
8
4
2
1
P
P
6
MONTH
10
8
4
2
1
P
P
7
YEAR
80
40
20
10
8
4
2
1
P
P
8
MIN Alarm
AE
40
20
10
8
4
2
1
P
P
9
HOUR Alarm
AE
•
20
10
8
4
2
1
P
P
A
WEEK Alarm
AE
6
5
4
3
2
1
0
P
P
DAY Alarm
•
20
10
8
4
2
1
B
Timer Counter 0
128
64
32
16
8
4
2
1
P
P
C
Timer Counter 1
•
•
•
•
2048
1024
512
256
P
P
D
Extension Register
TEST WADA USEL
TE
FSEL1 FSEL0 TSEL1 TSEL0
P
P
E
Flag Register
UF
TF
AF
EVF
VLF
VDET
P
P
F
Control Register
CSEL1 CSEL0 UIE
TIE
AIE
EIE
RESET
P
P
1/100S Reg. is cleared to "00" by writing in the SEC Reg. or RESET bit and the ERST bit operation.
8.1.4. Register table (Bank3)
Address
Function
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Read
Write
0
1/100 S CP
80
40
20
10
8
4
2
1
P
I
1
SEC CP
40
20
10
8
4
2
1
P
I
2
−
−
−
−
−
−
−
−
−
−
−
3
−
−
−
−
−
−
−
−
−
−
−
4
−
−
−
−
−
−
−
−
−
−
−
5
−
−
−
−
−
−
−
−
−
−
−
6
−
−
−
−
−
−
−
−
−
−
−
7
−
−
−
−
−
−
−
−
−
−
−
8
−
−
−
−
−
−
−
−
−
−
−
9
−
−
−
−
−
−
−
−
−
−
−
A
−
−
−
−
−
−
−
−
−
−
−
B
−
−
−
−
−
−
−
−
−
−
−
C
OSC Offset
OFS3 OFS2 OFS1 OFS0
P
P
D
−
−
−
−
−
−
−
−
−
−
−
E
−
−
−
−
−
−
−
−
−
−
−
F
Event Control
ECP
EHL
ET1
ET0
ERST
P
P
When an initial power on, frequency offset is ±0 selected by "0000".