Denon DVD-2200, Руководство по обслуживанию, Страница: 14 / 147

14
14
DVD-2200
(7) Test mode detailed table
Table 1: servo adjustment value display mode details
XX Contents
Contents
suppleme
nt
Contents explanation
31 RFP FE Offset layer 0 PI of CXD1881AR An offset value and
FE An offset value is displayed.
Pi offset is shown in higher rank
1Byte.
FE offset is shown in low rank 1Byte.
32 RFP TE Bal
Gain
layer 0 TE balance gain value of
CXD1881AR is displayed.
33 RFP TE
Output Gain
layer 0 TE output gain value of CXD1881AR
is displayed.
34 RFP TE Offset layer 0 TE offset value of CXD1881AR is
displayed.
35 DSP TE Offset layer 0 TE offset value inside CXD1885Q is
displayed.
36 Fcs Bias layer 0 The focus bias value inside
CXD1885Q is displayed.
37 Fcs AGC layer 0 The inside focus gain (setting 0x2000
to 1) value of CXD1885Q is displayed.
Therefore, 0x1FF2 and in the case of
0x2012, it is as follows.
0x1FF2(8178) / 0x2000(8192) =
0.998291015625(fold)
0x2012(8210) / 0x2000(8192) =
1.002197265625(fold)
Notes: The inside of ( ) is a decimal
system equivalent.
38 Trk AGC layer 0 The inside tracking gain (setting
0x2000 to 1) value of CXD1885Q is
displayed.
Therefore, 0x1FF2 and in the case of
0x2012, it is as follows.
0x1FF2(8178) / 0x2000(8192) =
0.998291015625(fold)
0x2012(8210) / 0x2000(8192) =
1.002197265625(fold)
Notes: The inside of ( ) is a decimal
system equivalent
39 Pi Offset layer 0 It is the parameter calculated inside
CXD1885Q.
The value displayed on a set serves
as the number of complement of 2 of
2Bytes(es) doubled 256.
A voltage value is 6.25mV per bit.
40 FE Offset layer 0 It is the parameter calculated inside
CXD1885Q.
The value displayed on a set serves
as the number of complement of 2 of
2Bytes(es) doubled 256.
A voltage value is 6.25mV per bit.
41 SE Offset layer 0 It is the parameter calculated inside
CXD1885Q.
The value displayed on a set serves
as the number of complement of 2 of
2Bytes(es) doubled 256.
A voltage value is 6.25mV per bit.
42 RFP FE Offset layer 1 PI of CXD1881AR An offset value and
FE An offset value is displayed.
Pi offset is shown in higher rank
1Byte.
FE offset is shown in low rank 1Byte.
43 RFP TE Bal
Gain
layer 1 TE balance gain value of
CXD1881AR is displayed.
44 RFP TE
Output Gain
layer 1 TE output gain value of CXD1881AR
is displayed.
45 RFP TE Offset layer 1 TE offset value of CXD1881AR is
displayed.
46 DSP TE Offset layer 1 It is the parameter calculated inside
CXD1885Q.
The value displayed on a set serves
as the number of complement of 2 of
2Bytes(es) doubled 256.
A voltage value is 6.25mV per bit.
47 Fcs Bias layer 1 It is the parameter calculated inside
CXD1885Q.
The value displayed on a set serves
as the number of complement of 2 of
2Bytes(es) doubled 256.
A voltage value is 6.25mV per bit.
48 Fcs AGC layer 1 The inside focus gain (setting 0x2000
to 1) value of CXD1885Q is displayed.
Therefore, 0x1FF2 and in the case of
0x2012, it is as follows.
0x1FF2(8178) / 0x2000(8192) =
0.998291015625(fold)
0x2012(8210) / 0x2000(8192) =
1.002197265625(fold)
Notes: The inside of ( ) is a decimal
system equivalent.
(7) テストモード詳細一覧表
表 1 サーボ調整値表示モード詳細
ＸＸ 内容 内容補足 内容説明
31 RFP FE Offset レイヤ 0 CXD1881AR の PI オフセット値と FE オ
フセット値を表示。
上位 1Byte に Pi オフセットを示す。
下位 1Byte に FE オフセットを示す。
32 RFP TE Bal
Gain レイヤ 0 CXD1881AR の TE バランスゲイン値を
表示す。
33 RFP TE Output
Gain レイヤ 0 CXD1881AR の TE 出力ゲイン値を表示
す。
34 RFP TE Offset レイヤ 0 CXD1881AR の TE オフセット値を表示。
35 DSP TE Offset レイヤ 0 CXD1885Q 内部の TE オフセット値を表
示。
36 Fcs Bias レイヤ 0 CXD1885Q 内部のフォーカスバイアス
値を表示。
37 Fcs AGC レイヤ 0 CXD1885Q 内 部 フ ォ ー カ ス ゲ イ ン
(0x2000 を 1 として ) 値を表示。
0x1FF2 や 0x2012 の場合、以下のよう
になる。
0x1FF2(8178) / 0x2000(8192) =
0.998291015625( 倍 )
0x2012(8210) / 0x2000(8192) =
1.002197265625( 倍 )
注 :( ) 内は 10 進換算値
38 Trk AGC レイヤ 0 CXD1885Q 内部トラッキングゲイン (0
x2000 を 1 として ) 値を表示。
0x1FF2 や 0x2012 の場合、以下のよ
うになる。
0x1FF2(8178) / 0x2000(8192) =
0.998291015625( 倍 )
0x2012(8210) / 0x2000(8192) =
1.002197265625( 倍 )
注 :( ) 内は 10 進換算値
39 Pi Offset レイヤ 0 CXD1885Q 内部で計算されるパラメー
タ。
セットに表示される値は、256 倍され
た 2Bytes の 2 の補数となる。
電圧値は 1bit あたり 6.25mV。
40 FE Offset レイヤ 0 CXD1885Q 内部で計算されるパラメー
タ。
セットに表示される値は、256 倍され
た 2Bytes の 2 の補数となる。
電圧値は 1bit あたり 6.25mV。
41 SE Offset レイヤ 0 CXD1885Q 内部で計算されるパラメー
タ。
セットに表示される値は、256 倍され
た 2Bytes の 2 の補数となる。
電圧値は 1bit あたり 6.25mV。
42 RFP FE Offset レイヤ 1 CXD1881AR の PI オフセット値と FE オ
フセット値を表示。
上位 1Byte に Pi オフセットを示す。
下位 1Byte に FE オフセットを示す。
43 RFP TE Bal
Gain レイヤ 1 CXD1881AR の TE バランスゲイン値を
表示。
44 RFP TE Output
Gain レイヤ 1 CXD1881AR の TE 出力ゲイン値を表示。
45 RFP TE Offset レイヤ 1 CXD1881AR の TE オフセット値を表示。
46 DSP TE Offset レイヤ 1 CXD1885Q 内部で計算されるパラメー
タ。
セットに表示される値は、256 倍され
た 2Bytes の 2 の補数となる。
電圧値は 1bit あたり 6.25mV。
47 Fcs Bias レイヤ 1 CXD1885Q 内部で計算されるパラメー
タ。
セットに表示される値は、256 倍され
た 2Bytes の 2 の補数となる。
電圧値は 1bit あたり 6.25mV。
48 Fcs AGC レイヤ 1 CXD1885Q 内 部 フ ォ ー カ ス ゲ イ ン
(0x2000 を 1 として ) 値を表示。
0x1FF2 や 0x2012 の場合、以下のよう
になる。
0x1FF2(8178) / 0x2000(8192) =
0.998291015625( 倍 )
0x2012(8210) / 0x2000(8192) =
1.002197265625( 倍 )
注 :( ) 内は 10 進換算値