Clarion NZ501E, Руководство по обслуживанию

Страница: 62 / 70

OF
VR7
V07
2010.12.31
6 9
G
F
E
D
C
B
A
0 9 8 7 6 5 4 3 2 1
Approved
Checked
Designed
CODE NO:
DESCRIPTION:
SCH REVISION:
PCB REVISION:
SHEET NUMBER:
DATED:
MODEL NO:
CNE-8121B-CL
TFT BOARD
D-9810-0023-01-00
Decoupling capacitor:Close to the power pad
X_MD_A
1
VDD
2
DQ0
3
VDDQ
4
DQ1
5
DQ2
6
VSSQ
7
DQ3
8
DQ4
9
VDDQ
10
DQ5
11
DQ6
12
VSSQ
13
DQ7
14
NC
15
VDDQ
16
LDQS
17
NC/A13
18
VDD
19
NC
20
LDM
21
WE
22
CAS
23
RAS
24
CS0
25
NC
26
BA0
27
BA1
28
A10/AP
29
A0
30
A1
31
A2
32
A3
33
VDD
66
VSS
65
DQ15
64
VSSQ
63
DQ14
62
DQ13
61
VDDQ
60
DQ12
59
DQ11
58
VSSQ
57
DQ10
56
DQ9
55
VDDQ
54
DQ8
53
NC
52
VSSQ
51
UDQS
50
NC
49
VREF
48
VSS
47
UDM
46
CK
45
CK
44
CKE
43
NC
42
A12
41
A11
40
A9
39
A8
38
A7
37
A6
36
A5
35
A4
34
VSS
U25
DDR-SDRAM
1
VDD
2
DQ0
3
VDDQ
4
DQ1
5
DQ2
6
VSSQ
7
DQ3
8
DQ4
9
VDDQ
10
DQ5
11
DQ6
12
VSSQ
13
DQ7
14
NC
15
VDDQ
16
LDQS
17
NC/A13
18
VDD
19
NC
20
LDM
21
WE
22
CAS
23
RAS
24
CS0
25
NC
26
BA0
27
BA1
28
A10/AP
29
A0
30
A1
31
A2
32
A3
33
VDD
66
VSS
65
DQ15
64
VSSQ
63
DQ14
62
DQ13
61
VDDQ
60
DQ12
59
DQ11
58
VSSQ
57
DQ10
56
DQ9
55
VDDQ
54
DQ8
53
NC
52
VSSQ
51
UDQS
50
NC
49
VREF
48
VSS
47
UDM
46
CK
45
CK
44
CKE
43
NC
42
A12
41
A11
40
A9
39
A8
38
A7
37
A6
36
A5
35
A4
34
VSS
U26
DDR-SDRAM
1
3
5
7
2
4
6
8
RA1 NR0402-2
33R
R28
10R 1%
R26
10R 1%
R29
10R 1%
R2
7
120R
R3
0
10K
C7
2
CAP0402
10nF
C7
3
CAP0402
10nF
C7
4
CAP0402
10nF
C7
5
CAP0402
10nF
C8
4
CAP0402
1uF
C7
6
CAP0402
100n
F
C7
7
CAP0402
100n
F
C7
8
CAP0402
100n
F
C7
9
CAP0402
100n
F
C8
0
CAP0402
100n
F
C8
1
CAP0402
100n
F
C8
2
CAP0402
100n
F
C8
3
CAP0402
100n
F
C8
5
CAP0402
1uF
C2
01
CAP-0402
4.
7uF
R2
21
1K
1%
R2
20
1K
1%
C2
06
CAP0402
100n
F
C2
07
CAP0402
10nF
C2
08
CAP0402
100n
F
B23
X_MCS_B[0]
C22
X_MCS_B[1]
A12
X_MCLK_O
B12
X_MCLKB_O
D23
X_MCKE
D22
X_MRAS_B
B22
X_MCAS_B
C23
X_MWE_B
D8
X_M_BA[0]
C8
X_M_BA[1]
B8
X_MA[0]
A8
X_MA[1]
D10
X_MA[2]
B9
X_MA[3]
C10
X_MA[4]
A9
X_MA[5]
B10
X_MA[6]
A10
X_MA[7]
C9
X_MA[8]
A11
X_MA[9]
C11
X_MA[10]
B11
X_MA[11]
D9
X_MA[12]
D11
X_MA[13]
C13
X_MD[0]
B14
X_MD[1]
D12
X_MD[2]
A13
X_MD[3]
D13
X_MD[4]
B13
X_MD[5]
C12
X_MD[6]
A14
X_MD[7]
E16
X_MD[8]
E15
X_MD[9]
B15
X_MD[10]
C15
X_MD[11]
A16
X_MD[12]
A15
X_MD[13]
C16
X_MD[14]
B16
X_MD[15]
B17
X_MD[16]
A17
X_MD[17]
A18
X_MD[18]
C17
X_MD[19]
B18
X_MD[20]
C18
X_MD[21]
D18
X_MD[22]
C19
X_MD[23]
B21
X_MD[24]
A19
X_MD[25]
B19
X_MD[26]
C21
X_MD[28]
D20
X_MD[27]
A20
X_MD[29]
C20
X_MD[30]
B20
X_MD[31]
D14
X_MDQM[0]
D16
X_MDQM[1]
D19
X_MDQM[2]
D21
X_MDQM[3]
C14
X_MDQS[0]
D15
X_MDQS[1]
D17
X_MDQS[2]
A21
X_MDQS[3]
U1-F
PRIMA
1
3
5
7
2
4
6
8
RA3 NR0402-2
33R
1
3
5
7
2
4
6
8
RA4
NR0402-2
33R
1
3
5
7
2
4
6
8
RA5 NR0402-2
33R
1
3
5
7
2
4
6
8
RA2
NR0402-2
33R
R8
4K
7
R1
1
4K
7
R2
3
4K
7
R2
5
4K
7
1
VDD
2
DQ0
3
VDDQ
4
DQ1
5
DQ2
6
VSSQ
7
DQ3
8
DQ4
9
VDDQ
10
DQ5
11
DQ6
12
VSSQ
13
DQ7
14
NC
15
VDDQ
16
LDQS
17
NC/A13
18
VDD
19
NC
20
LDM
21
WE
22
CAS
23
RAS
24
CS0
25
NC
26
BA0
27
BA1
28
A10/AP
29
A0
30
A1
31
A2
32
A3
33
VDD
66
VSS
65
DQ15
64
VSSQ
63
DQ14
62
DQ13
61
VDDQ
60
DQ12
59
DQ11
58
VSSQ
57
DQ10
56
DQ9
55
VDDQ
54
DQ8
53
NC
52
VSSQ
51
UDQS
50
NC
49
VREF
48
VSS
47
UDM
46
CK
45
CK
44
CKE
43
NC
42
A12
41
A11
40
A9
39
A8
38
A7
37
A6
36
A5
35
A4
34
VSS
U2
DDR-SDRAM
1
VDD
2
DQ0
3
VDDQ
4
DQ1
5
DQ2
6
VSSQ
7
DQ3
8
DQ4
9
VDDQ
10
DQ5
11
DQ6
12
VSSQ
13
DQ7
14
NC
15
VDDQ
16
LDQS
17
NC/A13
18
VDD
19
NC
20
LDM
21
WE
22
CAS
23
RAS
24
CS0
25
NC
26
BA0
27
BA1
28
A10/AP
29
A0
30
A1
31
A2
32
A3
33
VDD
66
VSS
65
DQ15
64
VSSQ
63
DQ14
62
DQ13
61
VDDQ
60
DQ12
59
DQ11
58
VSSQ
57
DQ10
56
DQ9
55
VDDQ
54
DQ8
53
NC
52
VSSQ
51
UDQS
50
NC
49
VREF
48
VSS
47
UDM
46
CK
45
CK
44
CKE
43
NC
42
A12
41
A11
40
A9
39
A8
38
A7
37
A6
36
A5
35
A4
34
VSS
U9
DDR-SDRAM
C1
19
CAP0402
10nF
C1
20
CAP0402
10nF
C1
21
CAP0402
10nF
C1
22
CAP0402
10nF
C1
23
CAP0402
1uF
C1
24
CAP0402
100n
F
C1
62
CAP0402
100n
F
C1
68
CAP0402
100n
F
C1
69
CAP0402
100n
F
C1
72
CAP0402
100n
F
C1
74
CAP0402
100n
F
C1
75
CAP0402
100n
F
C1
76
CAP0402
100n
F
C1
77
CAP0402
1uF
DIGITAL_GND
X_MDQS3
X_MDQS2
X_MDQS1
X_MDQS0
X_MDQM3
X_MDQM2
X_MDQM1
X_MDQM0
X_MA12
X_MA11
X_MA10
X_MA9
X_MA8
X_MA7
X_MA6
X_MA5
X_MA4
X_MA3
X_MA2
X_MA1
X_MA0
X_MD27
X_MD26
X_MD23
X_MD16
X_MD14
X_MD12
X_MD7
X_MD6
X_MD5
X_MD4
X_MD3
X_MD2
X_MD1
X_MD0
X_M_BA1
X_M_BA0
X_MWE_B
X_MCAS_B
X_MRAS_B
X_MCKE
X_MCLKB_O
X_MCLK_O
X_MCS_B0
VDD_REF VDD_REF
VDD_REF
VCC_MEM
DIGITAL_GND
VCC_MEM
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
VCC_MEM
X_MCLK_O
X_MCLKB_O
X_MCKE
DIGITAL_GND
X_MA2
X_MA8
MEMERY_BUS
MEMERY_BUS
MEMERY_BUS
MEMERY_BUS
X_MA12
X_MD24
X_MD25
X_MD29
X_MD30
X_MD31
X_MD28
X_MD17
X_MD18
X_MD19
X_MD20
X_MD21
X_MD22
X_MD8
X_MD9
X_MD10
X_MD11
X_MD13
X_MD15
X_MA10
X_MA7
X_MA6
X_MA5
X_MA4
X_MA3
X_MA1
X_MA0
X_M_BA0
X_M_BA1
X_MWE_B
X_MRAS_B
X_MCS_B0
X_MCAS_B
X_MA9
X_MA11
DIGITAL_GND
VCC_MEM
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
VCC_MEM
DIGITAL_GND
VDD_REF VDD_REF
MEMERY_BUS
MEMERY_BUS
X_MCS_B1
X_MCS_B1
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
DIGITAL_GND
X_MD27
X_MD27
X_MD28
X_MD28
X_MD30
X_MD30
X_MD24
X_MD24
X_MD31
X_MD31
X_MD29
X_MD29
X_MD26
X_MD26
X_MD25
X_MD25
X_MD22
X_MD22
X_MD23
X_MD23
X_MD21
X_MD21
X_MD19
X_MD19
X_MD20
X_MD20
X_MD18
X_MD18
X_MD16
X_MD16
X_MD17
X_MD17
X_MD9
X_MD9
X_MD11
X_MD8
X_MD8
X_MD13
X_MD13
X_MD10
X_MD10
X_MD12
X_MD12
X_MD14
X_MD14
X_MD15
X_MD15
X_MD4
X_MD4
X_MD0
X_MD0
X_MD1
X_MD1
X_MD7
X_MD7
X_MD5
X_MD5
X_MD3
X_MD3
X_MD6
X_MD6
X_MD2
X_MD2
MRAS
MRAS MRAS
MRAS MRAS
MWE
MWE MWE
MWE MWE
MCS0 MCS0
MCAS
MCAS MCAS
MCAS MCAS
MCS1
MCS1 MCS1
MA12
MA12
MA12
MA12 MA12
MBA1
MBA1 MBA1
MBA1 MBA1
MBA0
MBA0 MBA0
MBA0 MBA0
MA10
MA10 MA10
MA10 MA10
MA4
MA4 MA4
MA4 MA4 MA2
MA2 MA2
MA2 MA2
MA8
MA8 MA8
MA8 MA8
MA9
MA9 MA9
MA9 MA9
MA11
MA11 MA11
MA11 MA11
MA7
MA7 MA7
MA7 MA7
MA6
MA6 MA6
MA6 MA6
MA5
MA5 MA5
MA5 MA5
MA3
MA3 MA3
MA3 MA3
MA1
MA1 MA1
MA1 MA1
MA0
MA0 MA0
MA0 MA0
X_MDQS3
X_MDQS3
X_MDQM3
X_MDQM3
X_MDQS2
X_MDQS2
X_MDQM2
X_MDQM2
X_MDQS1
X_MDQS1
X_MDQM1
X_MDQM1
X_MDQS0
X_MDQS0
X_MDQM0
X_MDQM0
MCLK_O
MCLK_O MCLK_O
MCLK_O MCLK_O
MCLKB_O
MCLKB_O MCLKB_O
MCLKB_O MCLKB_O
MCKE
MCKE MCKE
MCKE MCKE
MCS0
X_MD11