Reference
Analog Relay Mux Board
finished, its A/D Error and Clear Error bits are used to detect
and service A/D overrun or triggering mistakes. The DMA and
Interrupt enable bits are used to decide whether the A/D Done
bit causes a DMA read or system interrupt. Finally its Mode bits
determine whether single shot or continuous A/D conversions are
performed and what initiates the repetitive conversions and at
what rate they occur.
Figure 1-12. A/D Control Status Register.
____________________________________
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ýýýýý
ADCSR A/D Control Status Register.
ýýýýýýýýýýýýýýýýýý³
ÃÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
³
³ý
BIT
ý
7
ý³ý
BIT
ý
6
ý³ý
BIT
ý
5
ý³ý
BIT
ý
4
ý³ý
BIT
ý
3
ý³ý
BIT
ý
2
ý³ý
BIT
ý
1
ý³ý
BIT
ý
0
³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄ´
³
0218
³ý
A/D
ýý³ý
A/D
ýý³ý
A/D
ýý³ý
CLEAR
ý³ý
DMA
ýý³ý
INT
ýý³ý
MODE
ýý³ý
MODE
ý³
³ý
Hex
³ý
DONE
ý³ý
ERROR
ý³ý
BUSY
ý³ý
ERROR
ý³ý
ENABLE
³ý
ENABLE
³
BIT 1
ý³ý
BIT 0
³
³ýýýý³ý
Read
ýý³ý
Read
ýý³ý
Read
ýý³ý
Write
ý³ý
R/W
ýýý³ý
R/W
ýýý³ý
R/W
ýýý³ý
R/W
ýý³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÙ
Bit 7 A/D Done, Read Only.
________________________
This bit is indicates that the A/D converter has a reading
ready.
Set By:
The A/D converter when it has finished converting an
analogue input.
If Bit 3, DMA Enable, of the ADCSR is also set then
a DMA cycle will be generated when this bit is set by
the ADC.
If Bit 2, Interrupt Enable, of the ADCSR is also set,
but not Bit 3, then an interrupt will be generated when
this bit is set by the ADC.
Reset By:
Reading the ADC data high byte at Register 3.
This bit is automatically cleared at power up.
Page 14
