2
2
17mb60
8
7
6
5
4
3
2
1
A
B
C
D
E
F
A X M
1
2
3
4
5
6
7
8
A
B
C
D
E
F
OF:
A3
PROJECT NAME :
VESTEL
SCH NAME :
DRAWN BY :
SHEET:
12-11-2010_17:08
<DRAWING NAME HERE>
<YOUR NAME HERE>
R1321
R1319
56R
56R
R1315
56R
R1609
8
7
6
5
1
R4
R3
56R
56R
R1374
8
7
6
5
1
R4
R3
56R
R1314
R1335
56R
R1332
56R
56R
R1333
56R
56R
56R
56R
R1603
56R
R1613
8
7
1
R4
R2
R1
R1608
56R
8
7
4
3
R4
R3
R2
R1
R1610
8
7
6
5
R4
56R
R1328
56R
R1612
8
2
1
R1
DDR18V
AVDD_DDR
R1356
1k
100n
C683
10V
2
1
R1365
1k
DDR18V
3V3_STBY
DDR18V
1k
R1355
10V
C687
100n
2
1
1k
R1364
R1354
1k
100n
C689
10V
2
1
R1363
1k
100n
10V
C723
2
1
100n
C721
10V
2
1
C722
10V
100n
2
1
C719
100n
10V
2
1
10V
100n
C720
2
1
C717
10V
100n
2
1
DDR18V
100n
10V
C718
2
1
C715
10V
100n
2
1
10V
C716
100n
2
1
2
1
10V
C713
100n
100n
C714
10V
2
1
100n
10V
C711
2
1
100n
C712
10V
2
1
10V
100n
C709
2
1
1V8_VCC
DDR18V
60R
R1944
150R
R1611
56R
8
7
6
5
1
R4
R3
R2
R1
56R
56R
R1373
8
6
5
1
R4
R3
R2
R1
R1349
56R
R1350
56R
R1375
56R
8
7
6
5
1
56R
R1377
8
7
6
5
1
R1378
56R
8
7
6
5
1
R1
R1380
56R
8
6
5
1
R4
R1
R1370
56R
8
7
6
5
1
R4
R3
R2
R1
56R
R1368
8
7
6
5
4
3
R4
R3
R2
R1
R1366
56R
8
7
6
5
1
R1
R1367
56R
8
7
6
5
1
R1
56R
R1369
8
7
6
5
1
HY5PS121621C
U154
G8
G2
H7
H3
H1
H9
F1
F7
E8
F3
F9
C8
C2
D7
D3
D1
D9
B1
B9
B7
A8
B3
A2
E2
L1
R3
R7
R8
M8
M3
M7
N2
N8
N3
N7
P2
P8
P3
M2
P7
R2
L2
L3
K7
L7
K3
L8
K2
J8
K8
K9
A3
E3
J3
N1
P9
A7
B2
B8
D2
D8
E7
F2
F8
H2
H8
J7
J2
A9
C1
C3
C7
C9
E9
G1
G3
G7
G9
A1
E1
J9
M9
R1
J1
VDDL
VDD5
VDD4
VDD3
VDD2
VDD1
VDDQ10
VDDQ9
VDDQ8
VDDQ7
VDDQ6
VDDQ5
VDDQ4
VDDQ3
VDDQ2
VDDQ1
VREF
VSSDL
VSSQ10
VSSQ9
VSSQ8
VSSQ7
VSSQ6
VSSQ5
VSSQ4
VSSQ3
VSSQ2
VSSQ1
VSS5
VSS4
VSS3
VSS2
VSS1
ODT
CK_P
CK
CKE
CS_P
WE_P
CAS_P
RAS_P
BA1
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
NC6
NC5
NC4
NC3
NC2
NC1
UDM
UDQS_P
UDQS
DQ14
DQ11
DQ9
DQ8
DQ7
LDM
LQDS_P
LQDS
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
R1371
56R
8
7
6
5
U155
HY5PS121621C
G8
G2
H7
H3
H1
H9
F1
F7
E8
F3
F9
C8
C2
D7
D3
D1
D9
B1
B9
B7
A8
B3
A2
E2
L1
R3
R7
R8
M8
M3
M7
N2
N8
N3
N7
P2
P8
P3
M2
P7
R2
L2
L3
K7
L7
K3
L8
K2
J8
K8
K9
A3
E3
J3
N1
P9
A7
B2
B8
D2
D8
E7
F2
F8
H2
H8
J7
J2
A9
C1
C3
C7
C9
E9
G1
G3
G7
G9
A1
E1
J9
M9
R1
J1
VDDL
VDD5
VDD4
VDD3
VDD2
VDD1
VDDQ10
VDDQ9
VDDQ8
VDDQ7
VDDQ6
VDDQ5
VDDQ4
VDDQ3
VDDQ2
VDDQ1
VREF
VSSDL
VSSQ10
VSSQ9
VSSQ8
VSSQ7
VSSQ6
VSSQ5
VSSQ4
VSSQ3
VSSQ2
VSSQ1
VSS5
VSS4
VSS3
VSS2
VSS1
ODT
CK_P
CK
CKE
CS_P
WE_P
CAS_P
RAS_P
BA1
BA0
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
NC6
NC5
NC4
NC3
NC2
NC1
UDQS
DQ14
DQ11
DQ9
LDM
LQDS_P
LQDS
DQ4
DQ3
DQ2
56R
R1379
8
1
R4
R1
16V
22u
C782
R1183
4k7
F172
330R
2
1
100n
C658
2
TP14
1
TP12
1
U158
MX25L512
8
7
6
5
3
2
1
CS#
SO
WP#
SI
SCLK
HOLD#
VCC
TP40
1
TP15
1
TP11
1
TP41
1
FLASH_WPN
SPI_SCK
SPI_SDO
SPI_CSN_1
100R
R1248
2
1
SPI_SDI
MSD9WB7PX-2
U157
C12
B20
B10
A10
C11
E23
U24
D24
V25
D25
V24
D23
W25
C25
W24
V23
C24
W23
B25
H23
P24
G24
R23
R24
G25
P23
H24
J25
N23
J24
N24
N25
J23
M25
K23
G23
F25
R25
F23
E24
F24
D22
MVREF
B_ODT
B_RASZ
B_WEZ
B_CKE
B_MCLKZ
B_MCLK
B_MDATA[15]
B_MDATA[14]
B_MDATA[13]
B_MDATA[12]
B_MDATA[11]
B_MDATA[10]
B_MDATA[9]
B_MDATA[8]
B_MDATA[7]
B_MDATA[6]
B_MDATA[5]
B_MDATA[4]
B_MDATA[3]
B_MDATA[2]
B_MDATA[1]
B_MDATA[0]
B_MADR[13]
B_MADR[12]
B_MADR[11]
B_MADR[10]
B_MADR[9]
B_MADR[8]
B_MADR[7]
B_MADR[6]
B_MADR[5]
B_MADR[4]
B_MADR[3]
B_MADR[2]
B_MADR[1]
B_MADR[0]
A_ODT
A_BADR[2]
A_CASZ
A_RASZ
A_WEZ
A_MCLKE
A_MCLKZ
A_MCLK
A_DQM[1]
A_MDATA[9]
A_MDATA[8]
A_MDATA[7]
A_MDAT[6]
A_MDATA[5]
A_MDATA[4]
A_MDATA[3]
A_MDATA[2]
A_MDATA[1]
A_MDATA[0]
A_MADR[13]
A_MADR[12]
A_MADR[11]
A_MADR[10]
A_MADR[9]
A_MADR[8]
A_MADR[7]
A_MADR[6]
A_MADR[5]
A_MADR[4]
A_MADR[3]
A_MADR[2]
A_MADR[1]
A_MADR[0]
1
C710
100n
10V
2
1
1k
R1357
SPI_SDI_1
3V3_STBY
D165
1N4148
2
1
R1358
1k
R1943
150R
D1
C15V
2
OPTIONAL
COMMON
22R
22R
22R
22R
NC
100R
-3
