Technologic Systems TS-7680, Schematic

Page: 15 / 20

Te chnologic Sys t e ms
Da t e
Tit le :
Re v: De s igne r She e t of
15
TS-7680 FPGA
Se pt . 1, 2015
B 20
FPGA re quire d for:
- Aut o-485 for t wo UARTs
- PWMs for DACs
- MUX for a ll UARTs
- Blue Toot h Le ve l Shift ing
- Addit iona l I/ O
- HD4 Da ught e r Ca rd (Fut ure )
UART2 a nd UART3 cha nge d t o SPI
whe n Boot ing from SPI
R126 pop whe n WiFi is
MACH XO2 FPGA
1. 8V
Ba nk 5
SPI Boot
or
UARTs
From CN99
Input s
Boot
Fla s h
SPI Bus
From
MX286
(50 MHz)
Da ught e r Ca rd
1
8
RN7-A
3. 3K
4
5
RN7-D
3. 3K
3
6
RN7-C
3. 3K
C187
. 1 uF C184
. 1 uF
C192
. 1 uF C190
. 1 uF C189
. 1 uF C191
. 1 uF
C183
. 1 uF C181
. 1 uF C169
. 1 uF C182
. 1 uF
C188
. 1 uF
R159
2. 0K
R158
2. 0K
R157
2. 0K
JTAG
A7
IO_B0
C5
VCC_IO_0
H2
IO_B4
N8
IO_B2
K3
IO_B3
N6
IO_B2
G14
IO_B1
B12
IO_B0
K13
IO_B1
D12
IO_B1
A2
IO_B0
N7
IO_B2
B5
IO_B0
H3
IO_B4
G3
IO_B4
A4
TDO
C4
IO_B0
L13
GND
M1
IO_B3
P14
VCC_CORE
C2
IO_B5
H14
VCC_IO_1
M8
IO_B2
D2
GND
M3
IO_B2
A5
GND
J1
IO_B4
B11
GND
F1
IO_B4
N5
IO_B2
B10
VCC_IO_0
G12
IO_B1
B8
IO_B0_SDA
N2
IO_B2
C13
IO_B1
J2
IO_B4
M9
IO_B2
K1
IO_B3
A1
VCC_CORE
A9
IO_B0
P7
IO_B2
A13
DONE_IO_B0
A14
VCC_CORE
B9
IO_B0
D14
VCC_IO_1
C14
IO_B1
C1
IO_B5
D1
IO_B5
J13
IO_B1
P10
GND
L14
IO_B1
P12
IO_B2
P1
VCC_IO_2
B14
IO_B1
M13
IO_B1
E2
IO_B5
E12
IO_B1
G13
IO_B1
N4
IO_B2_SPI_SO
C7
NC
N1
VCC_CORE
F13
IO_B1
B1
IO_B5
C11
IO_B0
P9
IO_B2
F14
IO_B1
F12
IO_B1
M12
IO_B1
N11
VCC_IO_2
A12
IO_B0
N9
IO_B2
J14
IO_B1
M11
IO_B2
N12
IO_B2_SPI_SN
A11
IO_B0
N10
IO_B2
M7
IO_B2
D3
VCC_IO_5
A3
IO_B0
M4
IO_B2_MCLK
C9
IO_B0
B13
INIT# _IO_B0
P3
IO_B2_CSS
L2
GND
K12
IO_B1
L1
VCC_IO_3
N14
IO_B1
L12
VCC_IO_1
N3
IO_B2
K2
IO_B3
B3
IO_B0
C8
IO_B0_SCL
N13
IO_B1
H1
IO_B4
G2
GND
E13
IO_B1
A10
IO_B0
E14
IO_B1
M10
IO_B2
C6
IO_B0
M5
IO_B2
B2
IO_B5
F2
IO_B5
H13
GND
A6
TMS
B6
TCK
G1
VCC_IO_4
B7
IO_B0
P8
IO_B2
M2
IO_B3
M6
VCC_IO_2
P13
IO_B2_SPI_SI
J3
IO_B3
F3
IO_B4
H12
IO_B1
C12
IO_B0
P4
IO_B2
D13
GND
P5
GND
B4
TDI
A8
VCC_IO_0
L3
IO_B3
J12
IO_B1
P6
IO_B2
M14
IO_B1
P11
IO_B2
P2
IO_B2
K14
IO_B1
C10
PROG# _IO_B0
E3
IO_B5
E1
IO_B5
C3
IO_B5
U7
LATTICE_MACHXO_4000LUT_CB132
C179
. 1 uF
2
7
RN11-B
1. 5K
AUX_3. 3V
AUX_3. 3V
AUX_3. 3V
250KHZ_PH0
FPGA_29
FPGA_31
FPGA_32
FPGA_34
DAC_PWM_3
RAM_1. 8V
WL_EN
AUX_3. 3V
JTAG_FPGA_TDO
JTAG_FPGA_TDI
JTAG_FPGA_TMS
JTAG_FPGA_TCK
RXD2_SPI_CLK
FPGA_SPI_CLK
FPGA_SPI_MOSI
RXD3_SPI_MISO
UART0_TXD
UART0_RTS
EN_7690_SPI_FLASH#
EN_SPI_BOOT_FLASH
AUX_3. 3V
I2C_CLK
ETH_RESET#
FPGA_SPI_MISO
SPI_OFF_BD_SEL#
SPI_ON_BD_CS#
DIO_0_IN
TXEN3_485
UART1_TXD
EN_LS_OUT_2
DIO_2_IN
DIG_IN_3V
DC_TXD_3V
EN_RELAY_1
EN_RELAY_2
25MHZ_1. 8V
BT_CTS
BT_EN
BT_RTS
BT_RXD
BT_TXD
ENET_CLK
FPGA_SPI_CS0#
WIFI_32KHZ_1. 8V
250KHZ_PH1
DAC_PWM_1
FPGA_23
FPGA_25
FPGA_26
FPGA_27
FPGA_28
FPGA_30
FPGA_33
FPGA_35
DIO_1_IN
EN_LS_OUT_1
COM2_RXD_232_3V
DAC_PWM_2
DC_RXD_3V
RXD2_485_3V
RXD3_485_3V
UART4_RXD
TXD2_SPI_MOSI
EN_LS_OUT_0
FPGA_12MHZ
TXD3_SPI_CS#
EN_CL_0_1
EN_PU_AD0
EN_PU_AD1
EN_PU_AD2
EN_PU_AD3
TXEN2_485
CPU_RESET#
DAC_PWM_0
EN_CL_2_3
COM1_RXD_232_3V
COM1_TXD_232_3V
COM2_TXD_232_3V
FPGA_IRQ
UART1_RXD
FPGA_SPI_CS1#
I2C_DAT
UART0_RXD
SPI_OFF_BD_CS#
TXD2_485
TXD3_485
UART0_CTS
UART4_TXD
EN_DC_5V