GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
.............
4-14-2009_15:30
...........
...
...
...
...
DD-MM
DD-MM
DD-MM
DD-MM
...
...
...
...
...
...
...
...
...
...
...
...
DD-MM-YY
......
ADDRESS1
ADDRESS2
ADDRESS3
TELEPHONE
NAME
Last modif
DESCRIPTION
DATE
DESIGNATION
DRAWN
CHECKED
ON:
BY:
BY:
ON:
PAGE:
OF :
1
2
3
4
5
6
7
8
9
10
11
12
H
G
F
E
D
C
B
A
12
11
10
9
8
7
6
5
4
3
2
1
THIS DRAWING CANNOT BE COMMUNICATED TO UNAUTHORIZED PERSONS COPIED UNLES S PERMITTED IN WRITING
FORMAT DIN A1
H
G
F
E
D
C
A
Index-Lab
TCLNO:
SBU :
Last saved :
TCL
A_DDR3_A0/DDR2_A5
A_DDR3_A1/DDR2_A13
A_DDR3_A2/DDR2_A9
A_DDR3_A3/DDR2_A10
A_DDR3_A4/DDR2_A2
A_DDR3_A5/DDR2_A3
A_DDR3_A6/DDR2_A4
A_DDR3_A7/DDR2_A7
A_DDR3_A8/DDR2_A8
A_DDR3_A9/DDR2_A14
A_DDR3_A10/DDR2_RASZ
A_DDR3_A11/DDR2_A6
A_DDR3_A12/DDR2_A0
A_DDR3_A13/DDR2_A12
A_DDR3_A14/DDR2_A11
A_DDR3_CASZ/DDR2_BA0
A_DDR3_RASZ/DDR2_BA1
A_DDR3_WEZ/DDR2_A1
A_DDR3_ODT/DDR2_WEZ
A_DDR3_BA0/DDR2_CKE
A_DDR3_BA1/DDR2_CASZ
A_DDR3_BA2/DDR2_BA2
A_DDR3_RESETB
A_DDR3_CKE/DDR2_ODT
A_DDR3_DQL0/DDR2_DQ6
A_DDR3_DQL1/DDR2_DQ0
A_DDR3_DQL2/DDR2_DQ1
A_DDR3_DQL3/DDR2_DQ7
A_DDR3_DQL4/DDR2_DQ4
A_DDR3_DQL5/DDR2_DQ2
A_DDR3_DQL6/DDR2_DQ3
A_DDR3_DQL7/DDR2_DQ5
A_DDR3_DQU0/DDR2_DQ15
A_DDR3_DQU1/DDR2_DMU
A_DDR3_DQU2/DDR2_DQ10
A_DDR3_DQU3/DDR2_DQ9
A_DDR3_DQU4/DDR2_DML
A_DDR3_DQU5/DDR2_DQ12
A_DDR3_DQU6/DDR2_DQ8
A_DDR3_DQU7/DDR2_DQ14
A_DDR3_DML//DDR2_DQ13
A_DDR3_DMU/DDR2_DQ11
A_DDR3_MCLK/DDR2_MCLK
A_DDR3_MCLKZ/DDR2_MCLKZ
A_DDR3_DQSL/DDR2_DQS0
A_DDR3_DQSLB/DDR2_DQSB0
A_DDR3_DQSU/DDR2_DQS1
A_DDR3_DQSUB/DDR2_DQSB1
B_DDR3_A0/DDR2_A5
B_DDR3_A1/DDR2_A13
B_DDR3_A2/DDR2_A9
B_DDR3_A3/DDR2_A10
B_DDR3_A4/DDR2_A2
B_DDR3_A5/DDR2_A3
B_DDR3_A6/DDR2_A4
B_DDR3_A7/DDR2_A7
B_DDR3_A8/DDR2_A8
B_DDR3_A9/DDR2_A14
B_DDR3_A10/DDR2_RASZ
B_DDR3_A11/DDR2_A6
B_DDR3_A12/DDR2_A0
B_DDR3_A13/DDR2_A12
B_DDR3_A14/DDR2_A11
B_DDR3_CASZ/DDR2_BA0
B_DDR3_RASZ/DDR2_BA1
B_DDR3_WEZ/DDR2_A1
B_DDR3_ODT/DDR2_WEZ
B_DDR3_BA0/DDR2_CKE
B_DDR3_BA1/DDR2_CASZ
B_DDR3_BA2/DDR2_BA2
B_DDR3_RESETB
B_DDR3_CKE/DDR2_ODT
B_DDR3_DQL0/DDR2_DQ6
B_DDR3_DQL1/DDR2_DQ0
B_DDR3_DQL2/DDR2_DQ1
B_DDR3_DQL3/DDR2_DQ7
B_DDR3_DQL4/DDR2_DQ4
B_DDR3_DQL5/DDR2_DQ2
B_DDR3_DQL6/DDR2_DQ3
B_DDR3_DQL7/DDR2_DQ5
B_DDR3_DQU0/DDR2_DQ15
B_DDR3_DQU1/DDR2_DMU
B_DDR3_DQU2/DDR2_DQ10
B_DDR3_DQU3/DDR2_DQ9
B_DDR3_DQU4/DDR2_DML
B_DDR3_DQU5/DDR2_DQ12
B_DDR3_DQU6/DDR2_DQ8
B_DDR3_DQU7/DDR2_DQ14
B_DDR3_DML//DDR2_DQ13
B_DDR3_DMU/DDR2_DQ11
B_DDR3_MCLK/DDR2_MCLK
B_DDR3_MCLKZ/DDR2_MCLKZ
B_DDR3_DQSL/DDR2_DQS0
B_DDR3_DQSLB/DDR2_DQSB0
B_DDR3_DQSU/DDR2_DQS1
B_DDR3_DQSUB/DDR2_DQSB1
MIU1
MIU0
GND
GND
GND
GND
VSS11
VDD
VDD1
VDD2
VDDQ
VDDQ1
VDDQ2
VDDQ3
VDDQ4
VDD3
VDD4
VDD5
VDD6
VDD7
VDDQ5
VDDQ6
VDD8
VDDQ7
VDDQ8
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
BA0
BA1
BA2
CS
RAS
CAS
WE
ODT
VREFCA
NC1
NC2
NC3
NC4
NC5
A13
NC7
ZQ
VSS
VSS1
VSS2
VSS3
VSS4
VSS5
VSS6
VSS7
VSS8
VSS9
VSS10
VSSQ
VSSQ1
VSSQ2
VSSQ3
VSSQ4
VSSQ5
VSSQ6
VSSQ7
VSSQ8
DMU
DQSU
DQSU
DQU0
DQU1
DQU2
DQU3
DQU4
DQU5
DQU6
DQU7
DML
DQSL
DQSL
DQL0
DQL1
DQL2
DQL3
DQL4
DQL5
DQL6
DQL7
VREFDQ
CK
CKE
RESET
CK
DQSL#
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
1
2
3
7
8
9
DQU5
DQU7
VSSQ
VDD
VSS
VDDQ
DQU3
DQU1
VSSQ
VDDQ
DMU
VSS
VSSQ
DQL0
VDDQ
DQL2
DQSL
VSSQ
DQL6
VREFDQ
VDDQ
DQL4
NC
VSS
RAS#
VDD
CAS#
NC
CS#
WE#
BA0
BA2
VDD
A3
A0
A5
A2
VDD
A7
A9
DQU4
VSS
DQSU# DQU6
VSSQ
DQSU
DQU2
VDDQ
DQU0
VSSQ
VDD
DML
VSSQ
VDDQ
DQL1
DQL3
VSSQ
VDD
VSS
VSSQ
DQL7
DQL5
VDDQ
CK
VSS
NC
CK#
VDD
CKE
A10
ZQ
NC
VREFCA
VSS
A12
BA1
A1
A4
A11
A6
VSS
ODT
NC
VSS
VDD
VSS
VDD
R
VSS
RST#
NC
NC
A8
VSS
VDDQ
VDDQ
VSS11
VDD
VDD1
VDD2
VDDQ
VDDQ1
VDDQ2
VDDQ3
VDDQ4
VDD3
VDD4
VDD5
VDD6
VDD7
VDDQ5
VDDQ6
VDD8
VDDQ7
VDDQ8
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
BA0
BA1
BA2
CS
RAS
CAS
WE
ODT
VREFCA
NC1
NC2
NC3
NC4
NC5
A13
NC7
ZQ
VSS
VSS1
VSS2
VSS3
VSS4
VSS5
VSS6
VSS7
VSS8
VSS9
VSS10
VSSQ
VSSQ1
VSSQ2
VSSQ3
VSSQ4
VSSQ5
VSSQ6
VSSQ7
VSSQ8
DMU
DQSU
DQSU
DQU0
DQU1
DQU2
DQU3
DQU4
DQU5
DQU6
DQU7
DML
DQSL
DQSL
DQL0
DQL1
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
VREFDQ
H1
CK
K7
CKE
K9
RESET
T2
CK
J7
DQSL#
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
1
2
3
7
8
9
DQU5
DQU7
VSSQ
VDD
VSS
VDDQ
DQU3
DQU1
VSSQ
VDDQ
DMU
VSS
VSSQ
DQL0
VDDQ
DQL2
DQSL
VSSQ
DQL6
VREFDQ
VDDQ
DQL4
NC
VSS
RAS#
VDD
CAS#
NC
CS#
WE#
BA0
BA2
VDD
A3
A0
A5
A2
VDD
A7
A9
DQU4
VSS
DQSU# DQU6
VSSQ
DQSU
DQU2
VDDQ
DQU0
VSSQ
VDD
DML
VSSQ
VDDQ
DQL1
DQL3
VSSQ
VDD
VSS
VSSQ
DQL7
DQL5
VDDQ
CK
VSS
NC
CK#
VDD
CKE
A10
ZQ
NC
VREFCA
VSS
A12
BA1
A1
A4
A11
A6
VSS
ODT
NC
VSS
VDD
VSS
VDD
R
VSS
RST#
NC
NC
A8
VSS
VDDQ
VDDQ
C
D
Close to DDR POWER PIN
Close to DDR POWER PIN
MT5325_DDR3
over 1.3G
over 1.3G
DDR3 1G bit 1600MHz
¿ª·¢½×¶Î½¨ÒéÌù2G bit£¬·½±ãµ÷ÊÔ
B3
R9
N1
N9
C1
C9
F1
H2
H9
K8
G7
D9
B2
R1
E9
D2
K2
A1
A8
N3
P7
P3
N2
P8
P2
R8
R2
T8
R3
L7
R7
N7
M2
N8
M3
L2
J3
K3
L3
K1
M8
J1
J9
L1
L9
M7
T3
T7
L8
T9
T1
P9
P1
M9
M1
J8
J2
G8
E1
A9
G9
G1
F9
E8
E2
D8
D1
B9
B1
D3
C7
B7
D7
C3
C8
C2
A7
A2
B8
A3
E7
F3
G3
E3
F7
U402
K4B2G1646C
B3
R9
N1
N9
C1
C9
F1
H2
H9
K8
G7
D9
B2
R1
E9
D2
K2
A1
A8
N3
P7
P3
N2
P8
P2
R8
R2
T8
R3
L7
R7
N7
M2
N8
M3
L2
J3
K3
L3
K1
M8
J1
J9
L1
L9
M7
T3
T7
L8
T9
T1
P9
P1
M9
M1
J8
J2
G8
E1
A9
G9
G1
F9
E8
E2
D8
D1
B9
B1
D3
C7
B7
D7
C3
C8
C2
A7
A2
B8
A3
E7
F3
G3
E3
F7
F2
F8
H3
H8
G2
H7
H1
K7
K9
T2
J7
U401
K4B2G1646C
A_DDR3_WEZ
A-DDR3-WEZ
A-DDR3-A0
A_DDR3_A0
1
2
3
4
5
6
7
8
R423
22R
1V5
R18
10K
R19
10K
1V5
1V5
R16
10K
R17
10K
C11
B13
A10
C9
C15
A8
C14
C10
A13
B10
B15
C13
A14
B9
B12
A11
B11
C12
B7
A7
B14
C8
B8
C16
B22
C17
A22
B18
A23
B17
C22
A17
D17
E20
E17
C20
F18
B20
F17
D20
C18
B21
A16
B16
C19
A19
D18
E18
F23
H25
E24
C24
J23
D24
H23
C23
H24
E25
K24
G23
J24
D23
G24
F24
G25
E23
A24
B24
K25
B25
D25
K23
R23
N24
T24
N25
T23
M23
T25
M24
L21
M20
L20
P21
M22
P22
M21
N20
N23
P20
L24
L25
P23
P24
N21
N22
U303
MSD6328EX
R12
56R
C443
0.01U
1V5
1V5
1V5
1V5
1V5
1V5
1V5
1V5
1V5
C442
0.01U
R417
56R
R416
240R
R415
240R
R13
56R
R11
22R
R10
22R
1
2
3
4
5
6
7
8
R441
22R
1
2
3
4
5
6
7
8
R440
22R
1
2
3
4
5
6
7
8
R439
22R
R9
22R
R8
22R
1
2
3
4
5
6
7
8
R438
22R
1
2
3
4
5
6
7
8
R437
22R
1
2
3
4
5
6
7
8
R436
22R
1
2
3
4
5
6
7
8
R435
22R
1
2
3
4
5
6
7
8
R434
22R
1
2
3
4
5
6
7
8
R433
22R
1
2
3
4
5
6
7
8
R432
22R
1
2
3
4
5
6
7
8
R431
22R
1
2
3
4
5
6
7
8
R430
22R
1
2
3
4
5
6
7
8
R429
22R
1
2
3
4
5
6
7
8
R428
22R
C441
0.1U
R7
1K +/-1%
C440
1000P
C439
0.1U
C438
0.1U
R6
1K +/-1%
R5
1K +/-1%
C401
2U2
C437
0.1U
C436
0.1U
C435
0.1U
C434
0.1U
C433
0.1U
C432
0.1U
C431
0.1U
C430
0.1U
C429
0.1U
C428
0.1U
C427
0.1U
C426
0.1U
C425
0.1U
C424
0.1U
C423
0.1U
C422
1000P
C421
0.1U
R4
1K +/-1%
0.1U
C420
0.1U
C419
0.1U
C418
0.1U
C417
0.1U
C416
0.1U
C415
0.1U
C414
0.1U
C413
0.1U
C412
R3
1K +/-1%
C411
1000P
C410
0.1U
R2
1K +/-1%
R1
1K +/-1%
C409
1000P
C408
0.1U
R401
1K +/-1%
C400
2U2
C407
0.1U
C406
0.1U
C405
0.1U
C404
0.1U
C403
0.1U
C402
0.1U
1
2
3
4
5
6
7
8
R427
22R
1
2
3
4
5
6
7
8
R426
22R
1
2
3
4
5
6
7
8
R425
22R
1
2
3
4
5
6
7
8
R424
22R
1
2
3
4
5
6
7
8
R422
22R
1
2
3
4
5
6
7
8
R421
22R
1
2
3
4
5
6
7
8
R420
22R
1
2
3
4
5
6
7
8
R419
22R
1
2
3
4
5
6
7
8
R418
22R
R400
56R
B-MVREFCA
A-MVREFDQ
B-MVREFDQ
B_DDR3_MCLKZ
B_DDR3_MCLK
B-DDR3_MCLKZ
B-DDR3_MCLK
B_DDR3_BA0
B_DDR3_ODT
B-DDR3-BA0
B-DDR3-ODT
B_DDR3_A3
B_DDR3_BA2
B-DDR3-A3
B-DDR3-BA2
B_DDR3_RESET
B_DDR3_A5
B-DDR3-RESET
B-DDR3-A5
B_DDR3_A13
B_DDR3_A7
B-DDR3-A13
B-DDR3-A7
B_DDR3_A2
B_DDR3_A9
B-DDR3-A2
B-DDR3-A9
B_DDR3_WEZ
B_DDR3_A0
B-DDR3-WEZ
B-DDR3-A0
B_DDR3_RASZ
B_DDR3_CASZ
B-DDR3-RASZ
B-DDR3-CASZ
B_DDR3_A14
B_DDR3_A11
B-DDR3-A14
B-DDR3-A11
B_DDR3_A8
B_DDR3_A1
B-DDR3-A8
B-DDR3-A1
B_DDR3_A6
B_DDR3_A4
B-DDR3-A6
B-DDR3-A4
B_DDR3_BA1
B_DDR3_A12
B-DDR3-BA1
B-DDR3-A12
B_DDR3_A10
B_DDR3_CKE
B-DDR3-A10
B-DDR3-CKE
A_DDR3_BA0
A_DDR3_ODT
A-DDR3-BA0
A-DDR3-ODT
A_DDR3_A3
A_DDR3_BA2
A-DDR3-A3
A-DDR3-BA2
A_DDR3_RESET
A_DDR3_A5
A-DDR3-RESET
A-DDR3-A5
A_DDR3_A13
A_DDR3_A7
A-DDR3-A13
A-DDR3-A7
A_DDR3_A9
A_DDR3_A2
A-DDR3-A9
A-DDR3-A2
A-DDR3-CASZ
A-DDR3-RASZ
A_DDR3_CASZ
A_DDR3_RASZ
A-DDR3-A11
A-DDR3-A14
A_DDR3_A11
A_DDR3_A14
A_DDR3_A1
A_DDR3_A8
A-DDR3-A1
A-DDR3-A8
A_DDR3_A4
A_DDR3_A6
A-DDR3-A4
A-DDR3-A6
A-DDR3-A12
A-DDR3-BA1
A_DDR3_A12
A_DDR3_BA1
A_DDR3_A10
A_DDR3_CKE
A-DDR3-A10
A-DDR3-CKE
A_DDR3_MCLKZ
A_DDR3_MCLK
A-DDR3_MCLKZ
A-DDR3_MCLK
A-MVREFCA
A-DDR3-RESET
A-DDR3-CKE
A-MVREFDQ
A_DDR3_DQL7
A_DDR3_DQL6
A_DDR3_DQL5
A_DDR3_DQL4
A_DDR3_DQL3
A_DDR3_DQL2
A_DDR3_DQL1
A_DDR3_DQL0
A_DDR3_DQSLB
A_DDR3_DQSL
A_DDR3_DML
A_DDR3_DQU7
A_DDR3_DQU6
A_DDR3_DQU5
A_DDR3_DQU4
A_DDR3_DQU3
A_DDR3_DQU2
A_DDR3_DQU1
A_DDR3_DQU0
A_DDR3_DQSUB
A_DDR3_DQSU
A_DDR3_DMU
A-DDR3-A14
A-DDR3-A13
A-MVREFCA
A-DDR3-ODT
A-DDR3-WEZ
A-DDR3-CASZ
A-DDR3-RASZ
A-DDR3-BA2
A-DDR3-BA1
A-DDR3-BA0
A-DDR3-A12
A-DDR3-A11
A-DDR3-A10
A-DDR3-A9
A-DDR3-A8
A-DDR3-A7
A-DDR3-A6
A-DDR3-A5
A-DDR3-A4
A-DDR3-A3
A-DDR3-A2
A-DDR3-A1
A-DDR3_MCLK
A-DDR3_MCLKZ
A-DDR3-A0
B_DDR3_DQU7
A_DDR3_DQL6
A_DDR3_DQL5
A_DDR3_DQL4
A_DDR3_DQL0
A_DDR3_A13
A_DDR3_A8
B_DDR3_CKE
B_DDR3_RESET
B_DDR3_BA2
A_DDR3_DQSU
B_DDR3_BA1
B_DDR3_A1
A_DDR3_DQSLB
A_DDR3_CASZ
A_DDR3_RASZ
A_DDR3_DQU1
A_DDR3_A11
B_DDR3_DQL3
A_DDR3_DQL2
A_DDR3_A3
B_DDR3_DQL6
A_DDR3_DQU3
A-DDR3-CKE
B_DDR3_DQL5
B_DDR3_DQL7
B_DDR3_MCLKZ
B_DDR3_DQL4
B_DDR3_DQU0
B_DDR3_MCLK
B_DDR3_DMU
B_DDR3_DQL1
B_DDR3_DQU5
B_DDR3_DML
A_DDR3_A7
A_DDR3_DQU0
A_DDR3_BA1
A_DDR3_A0
A_DDR3_BA0
A_DDR3_DQSL
A_DDR3_A6
B_DDR3_A8
A_DDR3_ODT
B_DDR3_A4
A_DDR3_CKE
B_DDR3_BA0
B_DDR3_DQU1
A_DDR3_A2
B_DDR3_A3
B_DDR3_A11
A_DDR3_DQU5
B_DDR3_A12
B_DDR3_DQSU
A-DDR3-RESET
A_DDR3_WEZ
B_DDR3_A13
B_DDR3_A9
B_DDR3_A14
B_DDR3_DQSUB
B_DDR3_DQU3
B_DDR3_DQU6
A_DDR3_A5
B_DDR3_DQU2
A_DDR3_A14
B_DDR3_ODT
A_DDR3_A1
B_DDR3_DQU4
A_DDR3_DQSUB
A_DDR3_DQU6
A_DDR3_A10
A_DDR3_A9
A_DDR3_A4
B_DDR3_A10
A_DDR3_MCLK
B_DDR3_DQL0
A_DDR3_A12
B_DDR3_DQSL
B_DDR3_A2
A_DDR3_DQU2
A_DDR3_RESET
A_DDR3_MCLKZ
B_DDR3_DQL2
B_DDR3_A0
A_DDR3_DQU4
B_DDR3_DQSLB
A_DDR3_DMU
B_DDR3_A5
B_DDR3_WEZ
B_DDR3_A6
A_DDR3_DQL3
A_DDR3_DML
B_DDR3_RASZ
A_DDR3_DQU7
B_DDR3_CASZ
B_DDR3_A7
A_DDR3_DQL1
A_DDR3_BA2
A_DDR3_DQL7
B-DDR3-CKE
B-DDR3-RESET
B-DDR3-CKE
B_DDR3_DQU2
B_DDR3_DQU4
B_DDR3_DQL3
B_DDR3_DMU
B_DDR3_DQU0
B_DDR3_DQL7
B_DDR3_DQU5
B_DDR3_DQL5
B-DDR3-A14
B_DDR3_DQL4
B_DDR3_DML
B_DDR3_DQSL
B-MVREFCA
B-DDR3-A11
B-DDR3-A5
B-DDR3-A7
B-DDR3-RESET
B_DDR3_DQSLB
B-DDR3-A12
B-DDR3-RASZ
B_DDR3_DQU6
B-DDR3-A2
B-DDR3-CASZ
B-DDR3-WEZ
B-DDR3-BA1
B-DDR3-A4
B-DDR3-A3
B-DDR3-A6
B_DDR3_DQL2
B-DDR3-A0
B-DDR3-A1
B-DDR3-A13
B-DDR3-BA2
B-DDR3-A8
B_DDR3_DQU1
B_DDR3_DQSU
B-MVREFDQ
B-DDR3-BA0
B_DDR3_DQU3
B_DDR3_DQSUB
B_DDR3_DQU7
B-DDR3-ODT
B-DDR3-A9
B_DDR3_DQL6
B_DDR3_DQL1
B-DDR3-A10
B_DDR3_DQL0
B-DDR3_MCLK
B-DDR3_MCLKZ
