A
B
C
D
E
F
G
H
A
B
C
D
E
F
G
H
2
1
3
4
5
6
7
8
2
1
3
4
5
6
7
8
IC2402
HY5DU561622ETP-D43-C
256Mbit DDR SDRAM
1
10
11
12
13
14
15
16
17
18
19
2
20
21
22
23
24
25
26
27
28
29
3
30
31
32
33
34
35
36
37
38
39
4
40
41
42
43
44
45
46
47
48
49
5
50
51
52
53
54
55
56
57
58
59
6
60
61
62
63
64
65
66
7
8
9
NR2403
4D02WGJ0470TCE
NR2401
4D02WGJ0470TCE
NR2407
4D02WGJ0470TCE
NR2409
4D02WGJ0470TCE
NR2404
4D02WGJ0470TCE
NR2402
4D02WGJ0470TCE
NR2405
4D02WGJ0470TCE
NR2406
4D02WGJ0470TCE
NR2408
4D02WGJ0470TCE
IC2401 R8A66953FP
DTV_ASIC
55
56
58
60
61
66
68
70
71
72
75
77
87
89
90
91
79
80
81
85
98
102
104
106
92
94
96
97
107
108
113
111
115
116
119
120
124
125
127
129
130
109
110
62
C2447
0.1
B
C2446
0.1
B
C2457
0.1 B
C2459
0.1 B
C2460
0.1 B
C2458
0.1 B
C2450
0.1 B
C2451
0.1 B
C2452
0.1 B
C2453
0.1 B
C2454
0.1 B
C2455
0.1 B
C2456
0.1 B
C2461
10 C
C2462
10 C
C2463
10 C
C2464
10 C
C2449
0.1
B
C2448
0.1
B
R2402
22
R2401
47
R2403
22
R2404
47
R2405
47
R2406
47
R2407
47
R2414
100
+-1%
R2413
100
+-1%
R2415
100
+-1%
R2412
100
+-1%
R2411
100 +-1%
R2410
100 +-1%
R2409
100
+-1%
R2408
100
+-1%
WAS RECEIVED IN GOOD CONDITION AND PICTURE IS NORMAL.
WITH THE DIGITAL TESTER WHEN THE COLOR BROADCAST
NOTE:THE DC VOLTAGE AT EACH PART WAS MEASURED
OF PRINTING AND SUBJECT TO CHANGE WITHOUT NOTICE
NOTE:THIS SCHEMATIC DIAGRAM IS THE LATEST AT THE TIME
VDD25
SDA3
SSDA3
SDA2
SSDA2
SDA1
SSDA1
SDA0
SSDA0
SDA10
SSDA10
SDBA1
SSDBA1
SDBA0
SSDBA0
SDCS
SSDCS
DQ0
DQ15
SDRAS
SSDRAS
DQ1
DQ14
SDCAS
SSDCAS
DQ2
DQ13
SDWE
SSDWE
SDDQM0
SSDDQM0
DQ3
DQ12
DQ4
DQ11
SDDQS0
SSDDQS0
SDDQ4
DQ4
DQ5
DQ10
SDDQ5
DQ5
DQ6
DQ9
SDDQ6
DQ6
DQ7
DQ8
SDDQ7
DQ7
SDDQ0
DQ0
SSDDQS0
SSDDQS1
SDDQ1
DQ1
SDDQ2
DQ2
SDVREF
SDDQ3
DQ3
SSDDQM0
SSDDQM1
SDDQ12
DQ12
SSDWE
SSDCLKN
SDDQ13
DQ13
SSDCAS
SSDCLK
SDDQ14
DQ14
SSDRAS
SSDCKE
SSDCS
SDDQ15
DQ15
SSDA12
SDDQ8
DQ8
SSDBA0
SSDA11
SDDQ9
DQ9
SSDBA1
SSDA9
SSDA10
SSDA8
SDDQ10
DQ10
SSDA0
SSDA7
SDDQ11
DQ11
SSDA1
SSDA6
SDDQS1
SSDDQS1
SSDA2
SSDA5
SSDA3
SSDA4
SDDQM1
SSDDQM1
SDCLK
SSDCLK
SDCLKN
SSDCLKN
D_GND
SDCKE
SSDCKE
SDA12
SSDA12
SDA11
SSDA11
SDA9
SSDA9
SDA8
SSDA8
SDA7
SSDA7
SDA6
SSDA6
SDA5
SSDA5
SDA4
SSDA4
D_GND
SDVREF
FROM AV OUT
J-18
J-17
PCBDH0
CEF284
0.6
2.5
0
2.5
2.2
2.5
2.3
2.3
0
2.0
2.3
2.5
2.3
0
0
2.2
0
1.3
0
2.7
1.8
1.8
1.5
0
2.8
2.8
2.8
2.8
2.8
3
3
2.8
0
2.5
2.1
2.7
2.8
2.8
2.8
2.6
2.8
0
2.4
2.5
2.5
2.4
2.8
0
2.5
0
2.2
2.7
0
2.7
0
2.7
0
2.6
2.3
2.3
0
2.3
2.4
2.6
2.3
2.5
(DIGITAL PCB)
SDA3
SDA2
SDA1
SDA0
SDA10
SDBA0
SDCS
SDRAS
SDCAS
SDWE
SDDQM0
SDDQS0
SDDQ4
SDDQ5
SDDQ6
SDDQ7
SDDQ0
SDDQ1
SDDQ2
SDDQ3
SDDQ12
SDDQ13
SDDQ14
SDDQ15
SDDQ8
SDDQ9
SDDQ10
SDDQ11
SDDQS1
SDDQM1
SDCLK
SDCLKN
SDCKE
SDA12
SDA11
SDA9
SDA8
SDA7
SDA6
SDA5
SDA4
SDVREF
VSS25R
2
4
6
8
1
3
5
7
2
4
6
8
1
3
5
7
2
4
6
8
1
3
5
7
2
4
6
8
1
3
5
7
SDBA1
2
4
6
8
1
3
5
7
SDRAM SCHEMATIC DIAGRAM
LDQS
UDM
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDDQ
NC
NC
VDD
LDM
WE
CAS
RAS
CS
NC
BA0
BA1
AP/A10
A0
A3
A2
A1
VDD
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
NC
NC
UDQS
VSSQ
VREF
VSS
CK
CK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
A12
Place near SDRAM per VDD pin.
Bypass cap.
(2/5 MEMORY)
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
Closed to DDR
Closed to ASIC
7
5
3
1
8
6
4
2
1
3
5
7
8
6
4
2
7
5
3
1
8
6
4
2
1
3
5
7
8
6
4
2