Prestigio PMP5570C, Technical & Service Manual, Page: 15 / 27

5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
DDR_D1
DDR_D19
DDR_D4
DDR_D30
DDR_D9
DDR_D24
DDR_DM2
DDR_DQS1M
DDR_DQS3P
DDR_D26
DDR_DM1
DDR_D18
DDR_D17
DDR_DQS2M
DDR_D14
DDR_D8
DDR_D3
DDR_D21
DDR_D23
DDR_D13
DDR_DQS1P
DDR_D11
DDR_D10
DDR_D27
DDR_D7
DDR_DM0
DDR_DQS0M
DDR_D16
DDR_DQS2P
DDR_D29
DDR_D2
DDR_D20
DDR_D22
DDR_D12
DDR_D5
DDR_D31
DDR_D15
DDR_D25
DDR_D6
DDR_D0
DDR_DM3
DDR_DQS0P
DDR_DQS3M
DDR_D28
DDR_A10
DDR_RASN
DDR_ODT0
DDR_A3
DDR_CLKN
DDR_CASN
DDR_BA1
DDR_A7
DDR_A1
DDR_A11
DDR_BA2
DDR_BA0
DDR_CLK
DDR_A6
DDR_A4
DDR_A8
DDR_CS0N
DDR_A2
DDR_A12
DDR_WEN
DDR_CKE0
DDR_A5
DDR_A9
DDR_A0
DDR_A13
DDR_RST
DDR_A14
DDR_CLK DDR_CLKN
DDR_BA0
DDR_BA1
DDR_BA2
DDR_CLK
DDR_CLKN
DDR_DM0
DDR_DQS0P
DDR_DQS0M
DDR_A0
DDR_A1
DDR_A2
DDR_A3
DDR_A4
DDR_A5
DDR_A6
DDR_A7
DDR_A8
DDR_RST
DDR_A9
DDR_A10
DDR_A11
DDR_A12
DDR_BA0
DDR_BA1
DDR_BA2
DDR_CLK
DDR_CLKN
DDR_DM3
DDR_DQS3P
DDR_DQS3M
DDR_A13
DDR_A0
DDR_A1
DDR_A2
DDR_A3
DDR_A4
DDR_A5
DDR_A6
DDR_A7
DDR_A8
DDR_A9
DDR_A10
DDR_A11
DDR_A12
DDR_A13
DDR_RASN
DDR_CS0N
DDR_CKE0
DDR_ODT0
DDR_CASN
DDR_WEN DDR_A14
DDR_RST
DDR_RASN
DDR_CS0N
DDR_CKE0
DDR_ODT0
DDR_CASN
DDR_WEN
DDR_BA0
DDR_BA1
DDR_BA2
DDR_CLK
DDR_CLKN
DDR_DM2
DDR_DQS2P
DDR_DQS2M
DDR_A0
DDR_A1
DDR_A2
DDR_A3
DDR_A4
DDR_A5
DDR_A6
DDR_A7
DDR_A8
DDR_A9
DDR_A10
DDR_A11
DDR_A12
DDR_A13
DDR_RASN
DDR_CS0N
DDR_CKE0
DDR_ODT0
DDR_CASN
DDR_WEN DDR_A14
DDR_RST
DDR_A14
DDR_BA0
DDR_BA1
DDR_BA2
DDR_CLK
DDR_CLKN
DDR_DM1
DDR_DQS1P
DDR_DQS1M
DDR_A0
DDR_A1
DDR_A2
DDR_A3
DDR_A4
DDR_A5
DDR_A6
DDR_A7
DDR_A8
DDR_A9
DDR_A10
DDR_A11
DDR_A12
DDR_A13
DDR_RASN
DDR_CS0N
DDR_CKE0
DDR_ODT0
DDR_CASN
DDR_WEN DDR_A14
DDR_RST
DDR_D[0:31] DDR_A[0:14]
DDR_D[0:31]
DDR_A[0:14]
DDR_D7
DDR_D0
DDR_D6
DDR_D4
DDR_D1
DDR_D3
DDR_D5
DDR_D2 DDR_D25
DDR_D29
DDR_D28
DDR_D30
DDR_D31
DDR_D27
DDR_D24
DDR_D26 DDR_D20
DDR_D19
DDR_D23
DDR_D18
DDR_D21
DDR_D16
DDR_D17
DDR_D22 DDR_D13
DDR_D10
DDR_D15
DDR_D8
DDR_D9
DDR_D12
DDR_D14
DDR_D11
VCC_DDR VREF_MCU VCC_DDR
VCC_DDR VREF_DDR
VCC_DDR
VCC_DDR
VREF_MCU
VREF_DDR
VCC_DDR VCC_DDR VCC_DDR VCC_DDR
VREF_DDR VREF_DDR VREF_DDR
Title Size
Document Number
Rev
Date: Sheet of
Designer
万利达（厦门）技术中心
Project
8266Y
1.0 DDR3 A3
7 16 Wednesday, August 01, 2012
Jacky Huang
SMB-C7016
Title Size
Document Number
Rev
Date: Sheet of
Designer
万利达（厦门）技术中心
Project
8266Y
1.0 DDR3 A3
7 16 Wednesday, August 01, 2012
Jacky Huang
SMB-C7016
Title Size
Document Number
Rev
Date: Sheet of
Designer
万利达（厦门）技术中心
Project
8266Y
1.0 DDR3 A3
7 16 Wednesday, August 01, 2012
Jacky Huang
SMB-C7016
DDR3
RK3066-N
DDR FILTER
ADJUST D24/D30 D25/D30
C71
10uF
C0805
C71
10uF
C0805
C92
0.1uF
C0201
C92
0.1uF
C0201
C76
0.1uF
C0201
C76
0.1uF
C0201
C104
102
C0201
C104
102
C0201
C81
0.1uF
C0201
C81
0.1uF
C0201
C103
0.1uF
C0201
C103
0.1uF
C0201
R54
240R%1
R0201
R54
240R%1
R0201
C105
102
C0201
C105
102
C0201
C98
0.1uF
C0201
C98
0.1uF
C0201
C87
10uF
C0805
C87
10uF
C0805
C74
1uF
C0402
C74
1uF
C0402
U8
DDR3_256M_8BIT
FBGA78
U8
DDR3_256M_8BIT
FBGA78
DQ0
B3
DQ1
C7
DQ2
C2
DQ3
C8
DQ4
E3
DQ5
E8
DQ6
D2
DQ7
E7
NC1
A3
CKE
G9
CS#
H2
ODT
G1
RAS#
F3
CAS#
G3
WE#
H3
VDD1
A2
VDD2
A9
VDD3
D7
VDD6
K1
VDD7
K9
NC2
F1
NC3
F9
A0
K3
A1
L7
A2
L3
A3
K2
A4
L8
A5
L2
A6
M8
A7
M2
A8
N8
A9
M3
A10/AP
H7
A11
M7
A12/BC#
K7
A13
N3
BA0
J2
BA1
K8
BA2
J3
CK
F7
CK#
G7
DM/TDQS
B7
DQS
C3
DQS#
D3
VSSQ1
B2
VSSQ2
B8
VSSQ4
D1
VSSQ5
D9
VSS1
A1
VSS2
A8
VSS3
B1
VSS5
F2
VSS6
F8
ZQ
H8
RESET#
N2
VDDQ1
B9
VDDQ2
C1
VDDQ3
E2
VDDQ4
E9
VDD8
M1
VDD9
M9
VREFDQ
E1
VREFCA
J8
NC4
H1
NC5
H9
NC6
J7
A14
N7
VSS7
J1
VSS8
J9
VSS9
L1
VSS10
L9
VSS11
N1
VSS12
N9
NC/TDQS#
A7
VSSQ3
C9
VSS4
D8
VDD4
G2
VDD5
G8
C93
0.1uF
C0201
C93
0.1uF
C0201
U4N
RK3066
RK3066
U4N
RK3066
RK3066
DDR_D0
E17
DDR_D1
E21
DDR_D2
E20
DDR_D3
E18
DDR_D4
F19
DDR_D5
F21
DDR_D6
F22
DDR_D7
F20
DDR_D8
B9
DDR_D9
C10
DDR_D10
A10
DDR_D11
B10
DDR_D12
D10
DDR_D13
E11
DDR_D14
C11
DDR_D15
B12
DDR_D16
B21
DDR_D17
C22
DDR_D18
E16
DDR_D19
D17
DDR_D20
A23
DDR_D21
B23
DDR_D22
D21
DDR_D23
D22
DDR_D24
C7
DDR_D25
D7
DDR_D26
B7
DDR_D27
A7
DDR_D28
E8
DDR_D29
D8
DDR_D30
E10
DDR_D31
C8
DDR_DQS0
E22
DDR_DQS0n
E23
DDR_DQS1
B11
DDR_DQS1n
A11
DDR_DQS2
B22
DDR_DQS2n
A22
DDR_DQS3
B8
DDR_DQS3n
A8
DDR_DM0
D23
DDR_DM1
C9
DDR_DM2
C21
DDR_DM3
E7
DDR_A0
B15
DDR_A1
A17
DDR_A2
E14
DDR_A3
C15
DDR_A4
B17
DDR_A5
C17
DDR_A6
B18
DDR_A7
A19
DDR_A8
B19
DDR_A9
C18
DDR_A10
D18
DDR_A11
A20
DDR_A12
D19
DDR_A13
C19
DDR_A14
D16
DDR_CLK
B16
DDR_CLKn
A16
DDR_ODT0
B20
DDR_ODT1
C20
DDR_BA0
A14
DDR_BA1
B14
DDR_BA2
C14
DDR_RASn
D14
DDR_CASn
D13
DDR_WEn
C13
DDR_CS0
B13
DDR_CS1
E13
DDR_VREF
F13
DDR_PZQ
G15
DDR_CKE0
A13
DDR_CKE1
D11
DDR_RESET
C12
MVDD1
F10
MVDD2
F11
MVDD3
F14
MVDD4
F16
MVDD5
F17
MVDD6
G10
MVDD7
G13
MVDD8
G14
C82
0.1uF
C0201
C82
0.1uF
C0201
C73
1uF
C0402
C73
1uF
C0402
C99
0.1uF
C0201
C99
0.1uF
C0201
R57
1K%1
R0201
R57
1K%1
R0201
C94
0.1uF
C0201
C94
0.1uF
C0201
C88
10uF
C0805
C88
10uF
C0805
C72
10uF
C0805
C72
10uF
C0805
C78
0.1uF
C0201
C78
0.1uF
C0201
C107
102
C0201
C107
102
C0201
R56
NC/100R
R0402
R56
NC/100R
R0402
U7
DDR3_256M_8BIT
FBGA78
U7
DDR3_256M_8BIT
FBGA78
DQ0
B3
DQ1
C7
DQ2
C2
DQ3
C8
DQ4
E3
DQ5
E8
DQ6
D2
DQ7
E7
NC1
A3
CKE
G9
CS#
H2
ODT
G1
RAS#
F3
CAS#
G3
WE#
H3
VDD1
A2
VDD2
A9
VDD3
D7
VDD6
K1
VDD7
K9
NC2
F1
NC3
F9
A0
K3
A1
L7
A2
L3
A3
K2
A4
L8
A5
L2
A6
M8
A7
M2
A8
N8
A9
M3
A10/AP
H7
A11
M7
A12/BC#
K7
A13
N3
BA0
J2
BA1
K8
BA2
J3
CK
F7
CK#
G7
DM/TDQS
B7
DQS
C3
DQS#
D3
VSSQ1
B2
VSSQ2
B8
VSSQ4
D1
VSSQ5
D9
VSS1
A1
VSS2
A8
VSS3
B1
VSS5
F2
VSS6
F8
ZQ
H8
RESET#
N2
VDDQ1
B9
VDDQ2
C1
VDDQ3
E2
VDDQ4
E9
VDD8
M1
VDD9
M9
VREFDQ
E1
VREFCA
J8
NC4
H1
NC5
H9
NC6
J7
A14
N7
VSS7
J1
VSS8
J9
VSS9
L1
VSS10
L9
VSS11
N1
VSS12
N9
NC/TDQS#
A7
VSSQ3
C9
VSS4
D8
VDD4
G2
VDD5
G8
C90
0.1uF
C0201
C90
0.1uF
C0201
C83
0.1uF
C0201
C83
0.1uF
C0201
R58
1K%1
R0201
R58
1K%1
R0201
C100
0.1uF
C0201
C100
0.1uF
C0201
C75
0.1uF
C0201
C75
0.1uF
C0201
U6
DDR3_256M_8BIT
FBGA78
U6
DDR3_256M_8BIT
FBGA78
DQ0
B3
DQ1
C7
DQ2
C2
DQ3
C8
DQ4
E3
DQ5
E8
DQ6
D2
DQ7
E7
NC1
A3
CKE
G9
CS#
H2
ODT
G1
RAS#
F3
CAS#
G3
WE#
H3
VDD1
A2
VDD2
A9
VDD3
D7
VDD6
K1
VDD7
K9
NC2
F1
NC3
F9
A0
K3
A1
L7
A2
L3
A3
K2
A4
L8
A5
L2
A6
M8
A7
M2
A8
N8
A9
M3
A10/AP
H7
A11
M7
A12/BC#
K7
A13
N3
BA0
J2
BA1
K8
BA2
J3
CK
F7
CK#
G7
DM/TDQS
B7
DQS
C3
DQS#
D3
VSSQ1
B2
VSSQ2
B8
VSSQ4
D1
VSSQ5
D9
VSS1
A1
VSS2
A8
VSS3
B1
VSS5
F2
VSS6
F8
ZQ
H8
RESET#
N2
VDDQ1
B9
VDDQ2
C1
VDDQ3
E2
VDDQ4
E9
VDD8
M1
VDD9
M9
VREFDQ
E1
VREFCA
J8
NC4
H1
NC5
H9
NC6
J7
A14
N7
VSS7
J1
VSS8
J9
VSS9
L1
VSS10
L9
VSS11
N1
VSS12
N9
NC/TDQS#
A7
VSSQ3
C9
VSS4
D8
VDD4
G2
VDD5
G8
C95
0.1uF
C0201
C95
0.1uF
C0201
R52
240R%1
R0201
R52
240R%1
R0201
R51
240R%1
R0201
R51
240R%1
R0201
R60
1K%1
R0201
R60
1K%1
R0201
C79
0.1uF
C0201
C79
0.1uF
C0201
R55
240R%1
R0201
R55
240R%1
R0201
C101
0.1uF
C0201
C101
0.1uF
C0201
C84
0.1uF
C0201
C84
0.1uF
C0201
C96
0.1uF
C0201
C96
0.1uF
C0201
C77
0.1uF
C0201
C77
0.1uF
C0201
R53
240R%1
R0201
R53
240R%1
R0201
R59
1K%1
R0201
R59
1K%1
R0201
C91
0.1uF
C0201
C91
0.1uF
C0201
U9
DDR3_256M_8BIT
FBGA78
U9
DDR3_256M_8BIT
FBGA78
DQ0
B3
DQ1
C7
DQ2
C2
DQ3
C8
DQ4
E3
DQ5
E8
DQ6
D2
DQ7
E7
NC1
A3
CKE
G9
CS#
H2
ODT
G1
RAS#
F3
CAS#
G3
WE#
H3
VDD1
A2
VDD2
A9
VDD3
D7
VDD6
K1
VDD7
K9
NC2
F1
NC3
F9
A0
K3
A1
L7
A2
L3
A3
K2
A4
L8
A5
L2
A6
M8
A7
M2
A8
N8
A9
M3
A10/AP
H7
A11
M7
A12/BC#
K7
A13
N3
BA0
J2
BA1
K8
BA2
J3
CK
F7
CK#
G7
DM/TDQS
B7
DQS
C3
DQS#
D3
VSSQ1
B2
VSSQ2
B8
VSSQ4
D1
VSSQ5
D9
VSS1
A1
VSS2
A8
VSS3
B1
VSS5
F2
VSS6
F8
ZQ
H8
RESET#
N2
VDDQ1
B9
VDDQ2
C1
VDDQ3
E2
VDDQ4
E9
VDD8
M1
VDD9
M9
VREFDQ
E1
VREFCA
J8
NC4
H1
NC5
H9
NC6
J7
A14
N7
VSS7
J1
VSS8
J9
VSS9
L1
VSS10
L9
VSS11
N1
VSS12
N9
NC/TDQS#
A7
VSSQ3
C9
VSS4
D8
VDD4
G2
VDD5
G8
C106
102
C0201
C106
102
C0201
C89
1uF
C0402
C89
1uF
C0402
C80
0.1uF
C0201
C80
0.1uF
C0201
C85
0.1uF
C0201
C85
0.1uF
C0201
C102
0.1uF
C0201
C102
0.1uF
C0201
C97
0.1uF
C0201
C97
0.1uF
C0201
C86
102
C0201
C86
102
C0201