Circuit Diagrams and PWB Layouts
57
7.
SSB: STi7100: AV-Interface
R0OUT
G0OUT
B0OUT
IDUMPR0
VIDDIGOUT
VIDDIGOUTYC
AUDANA
AUDANAOUT
AUDOUT
IDUMPY1
REXT0
REXT1
GNDAREXT0
GNDAREXT1
VIDANA
VIDANA
VIDANA
VIDANA
VIDANA
VIDANA
TMD
S
AUDDIG
AUDPCMOUT
TX0P
TX0N
TX1P
TX1N
TX2P
TX2N
TMD
S
REF
DATAIN
D
S
TRBIN
DLRCLKIN
0
1
2
H
S
YNC
VBGFIL
IREF
S
CLK
LRCLK
PCMCLK
4
S
PDIF
PLEFT
MLEFT
PRIGHT
MRIGHT
V
S
YNC
0
1
2
3
4
5
6
7
8
9
10
11
12
1
3
14
15
IDUMPG0
IDUMPB0
C1OUT
CV1OUT
Y1OUT
IDUMPC1
IDUMPCV1
3
TXCP
TXCN
9AC0-2 C7
9AC0-
3
D7
9AC0-4 D7
9AC1-1 D7
S
TI7100: AV-INTERFACE
COMPEN
S
ATION RE
S
I
S
TOR
3
ACA D5
7A00-1 A
3
9AC0-1 C7
A
B
C
D
9AC1-2 D7
9AC1-
3
D7
9AC1-4 D7
9AC2-1 C7
1
2
3
IAC4 C2
IAC5 C2
7
8
E
1AC1 C
8
2AC0 C2
3
AC0 D2
E
A
B
C
9AC2-2 C7
9AC2-4 C7
9AC
3
-
3
C7
9AC
3
-4 C7
FAC0 D4
FAC1 C
8
FAC2 C7
FAC
3
C7
IAC0 B4
IAC2 C4
IAC
3
C5
3
AC1 C1
3
AC2 C5
3
AC
3
C5
3
AC4 C5
3
AC5 C5
3
AC9 D5
4
5
6
7
8
1
2
3
4
5
6
D
3
AC1
510R
5
%
3
ACA
100R
1
%
IAC
3
RE
S
J
33
H
3
4
H
33
U
3
0
T
3
1
L
33
T
3
0
R
3
1
R
3
0
P
3
1
P
3
0
N
3
1
K
3
4
K
33
J
3
4
C
33
F
33
D
33
B
33
D
3
4
A
3
1
A
3
2
B
3
4
M
33
M
3
4
L
3
4
U
3
4
U
33
E
3
4
A
3
4
C
3
4
F
3
4
B
3
1
B
3
2
E
33
A
33
D25
E25
E24
D24
T
3
2
T
3
4
T
33
R
3
4
R
33
P
3
4
P
33
A27
A2
8
C2
8
D29
E2
8
D2
8
E26
D26
A25
B25
C25
7A00-1
S
TI7100YWC
C27
B27
B2
8
INTERFACE
AV
Φ
8
9
22 2
3
24 25
26 27
2
8
29
1
8
19
2
20
21
3
4
5
6
7
1
10
11
12
1
3
14
15
16
17
1AC1
FI-RE21
S
-VF-R1
3
00
4
5
FAC0
9AC0-
3
3
6
9AC0-4
2
7
9AC0-2
2AC0
1
u
0
IAC0
6
3
9AC
3
-4
5
4
9AC
3
-
3
FAC2
FAC
3
FAC1
8
9AC0-1
1
6
8
R
3
AC0
1
8
9AC2-2
2
7
9AC2-1
4
5
9AC2-4
2
7
IAC4
9AC1-1
1
8
9AC1-2
3
AC
3
22K
3
AC2
12K
IAC5
IAC2
3
6
9AC1-4
4
5
9AC1-
3
22K
3
AC5
12K
3
AC4
+
3
V
3
TMD
S
MPEG-DDC-
S
DAD
MPEG-DDC-
S
CLD
1
%
49R9
3
AC9
MPEG-TX1+
MPEG-TX1-
MPEG-TX2+
MPEG-TX2-
MPEG-TXC+
MPEG-TXC-
MPEG-TX0+
MPEG-TX0-
MPEG-TX1+
MPEG-TX1-
MPEG-TX2+
MPEG-TX2-
PCMOUT2
PCMOUT
3
PCMOUT4
S
PDIF-IN1
MPEG-TXC+
MPEG-TXC-
MPEG-TX0+
MPEG-TX0-
3
1
3
9 12
3
6214.4
I_17660_010.ep
s
110
3
0
8
B0
3
D
B0
3
D