EN 72
L11M1.1L LA
10.
Circuit Diagrams and PWB Layouts
2011-Jun-24
back to
div. table
VGA
191
3
0_0
3
0_110427.ep
s
110427
VGA
B06D
B06D
2011-01-
3
1
2
2011-01-1
3
1
3
1
3
9 12
3
6505
PCB
S
B
SS
B
THRILLER BRZ DIG
S
CL
ADR
0
1
2
S
DA
WC
2E11
1n0
4E04
3
E25
10K
FE07
4E0
3
2E04
10n
75R
3
E16
BA
S3
16
6E05
1
%
RE
S
10n
3
E19
6K2
2E05
2E0
3
1n5
2E00
10n
60R
5E00
7E01
BC
8
47BW
DC_5V
1E0
3
IE00
FE09
3
E14
75R
3
E0
3
1R0
5p6
2E09
FE04
FE06
FE15
1R0
3
E10
3
E00
6
8
R
5E04
3
0R
6
8
R
6E01
PE
S
D5V0
S
1BA
RE
S
3
E02
RE
S
6E02
PE
S
D5V0
S
1BA
FE01
2E16
100n
2K2
RE
S
RE
S
3
E17
6
8
K
3
E27
FE10
1E02
0001
FE0
8
2E1
3
5p6
1E04
100n
2E10
33
0p
2E14
RE
S
2K2
3
E1
8
DC_5V
+5V_
S
W
8
9
16
17
FE12
1
3
14
15
2
3
4
5
6
7
1E01
1216-02D-15L-2EC
1
10
11
12
6E00
PE
S
D5V0
S
1BA
RE
S
7
3
E15
75R
M24C02-WMN6
1
2
3
6
5
8
4
(256 ×
8
)
Φ
EEPROM
7E00
10n
2E02
4E02
DC_5V
6E0
3
PE
S
D5V0
S
1BA
RE
S
1E00
FE0
3
FE1
3
10K
3
E26
3
E24
6K2
1
%
RE
S
FE14
5p6
2E07
60R
5E01
60R
5E02
5E0
3
60R
DC_5V
3
0R
3
E22
10K
5E05
2E0
8
5p6
FE02
PE
S
D5V0
S
1BA
RE
S
FE16
6E04
FE05
6K2
1
%
RE
S
3
E2
3
33
R
3
E20
100R
3
E04
1E05
0001
2E12
5p6
150R
3
E1
3
3
E05
6
8
R
BA
S3
16
6E06
FE11
2E15
33
0p
10K
3
E21
H_
S
YNC
VGA_B
VGA_G
VGA_R
VGA_Gp
VGA_Rp
V
S
YNC
V
S
YNC
H
S
YNC
VGA_Bp
S
CL_VGA
GN
BP
RP
GP
S
OG
EDID_WC
VGA_Gn
S
DA_VGA