LG 55LH40, Service Manual

Page: 43 / 45

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION. FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
A_URSA_BA1
009:V10
0. 1u F
C940
URSA_ODT
008:C10;009:Q15
56
R909
B_URSA_RASZ
009:Q14
HYB18TC256160BF-2.5
IC900
DDR_Qimonda256
J2
VREF
J8
CK
H2
VSSQ_2
B7
UDQS
N8
A4
P8
A8
L1
NC_4
L2
BA0
R8
NC_3
K7
RAS
F8
VSSQ_3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC_5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ_4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC_6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC_1
N2
A3
P2
A7
H8
VSSQ_1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC_2
E7
VSSQ_5
D8
VSSQ_6
D2
VSSQ_7
A7
VSSQ_8
B8
VSSQ_9
B2
VSSQ_10
P9
VSS_1
N1
VSS_2
J3
VSS_3
E3
VSS_4
A3
VSS_5
G9
VDDQ_1
G7
VDDQ_2
G3
VDDQ_3
G1
VDDQ_4
E9
VDDQ_5
C9
VDDQ_6
C7
VDDQ_7
C3
VDDQ_8
C1
VDDQ_9
A9
VDDQ_10
R1
VDD_1
M9
VDD_2
J9
VDD_3
E1
VDD_4
A1
VDD_5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
A_URSA_WEZ
009:V10
URSA_WEZ
008:K4;009:T10
URSA_DQSB1
008:R4
0. 1u F
C912
0. 1u F
C941
0. 1u F
C910
56
R918
56
R906
HYB18TC256160BF-2.5
IC901
DDR_Qimonda256
J2
VREF
J8
CK
H2
VSSQ_2
B7
UDQS
N8
A4
P8
A8
L1
NC_4
L2
BA0
R8
NC_3
K7
RAS
F8
VSSQ_3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC_5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ_4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC_6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC_1
N2
A3
P2
A7
H8
VSSQ_1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC_2
E7
VSSQ_5
D8
VSSQ_6
D2
VSSQ_7
A7
VSSQ_8
B8
VSSQ_9
B2
VSSQ_10
P9
VSS_1
N1
VSS_2
J3
VSS_3
E3
VSS_4
A3
VSS_5
G9
VDDQ_1
G7
VDDQ_2
G3
VDDQ_3
G1
VDDQ_4
E9
VDDQ_5
C9
VDDQ_6
C7
VDDQ_7
C3
VDDQ_8
C1
VDDQ_9
A9
VDDQ_10
R1
VDD_1
M9
VDD_2
J9
VDD_3
E1
VDD_4
A1
VDD_5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
B_URSA_BA0
009:T11
1K1 %
R921
0. 1u F
C929
URSA_CASZ
008:J4;009:S17
1000pF
C932
URSA_RASZ
008:I4;009:S17
0. 1u F
C917
URSA_A[0-12] 008:N4
B_URSA_BA0
009:O16
1K 1 %
R902
B_URSA_MCLKE
009:T11
56
R919
A_URSA_BA1
009:AA16
0. 1u F
C926
B_URSA_MCLKE
009:Q15
A_URSA_BA0
009:V10
56
R916
0. 1u F
C925
22
AR908
URSA_ODT
008:C10;009:Y15
+1.8V_FRC_DDR
22 AR906
56
R907
URSA_DQ[0-31]
008:U4;009:D21
B_URSA_BA1
009:T11
+1.8V_FRC_DDR
0. 1u F
C903
22
AR907
22 AR905
56
R910
1K1 %
R922
150
OPT
R923 0. 1u F
C931
10uF
C928
0. 1u F
C916
+1.8V_FRC_DDR
56
AR917
0. 1u F
C914
+1.8V_FRC_DDR
22
AR909
URSA_DQM1
008:P4
0. 1u F
C924
56
AR915
URSA_BA0
008:L4;009:V11
+1.8V_FRC_DDR
URSA_DQS0
008:Q4
+1.8V_MEMC
URSA_MCLK1
008:U4
URSA_RASZ
008:I4;009:W17
0. 1u F
C900
56
AR916
22
AR910
URSA_DQS1
008:R4
A_URSA_RASZ
009:Y14
URSA_DQM2
008:C15
A_URSA_CASZ
009:Y14
0. 1u F
C905
A_URSA_MCLKE
009:Z15
B_URSA_CASZ
009:R17
URSA_BA1
008:K4;009:T10
URSA_DQS3
008:C13
0. 1u F
C934
10uF
C923
URSA_DQSB2
008:C14
56
R920
0. 1u F
C911
0. 1u F
C904
56
R917
0. 1u F
C921
URSA_WEZ
008:K4;009:V11
1000pF
C908
0. 1u F
C936
URSA_DQM0
008:Q4
+1.8V_FRC_DDR
56
AR901
22
AR912
URSA_BA1
008:K4;009:V11
0. 1u F
C918
+1.8V_FRC_DDR
56
AR902
0. 1u F
C915
150
OPT
R900
A_URSA_BA0
009:AA16
0. 1u F
C930
0. 1u F
C935
22
AR913
0. 1u F
C939
56
AR914
56
AR900
URSA_DQS2
008:C14
10uF
C913
B_URSA_WEZ
009:T11
0. 1u F
C927
0. 1u F
C938
56
R911
+1.8V_FRC_DDR
URSA_MCLKZ1
008:U4
22
AR911
URSA_CASZ
008:J4;009:W17
A_URSA_MCLKE
009:V10
URSA_DQSB0
008:Q4
+1.8V_FRC_DDR
URSA_DQ[0-31]
008:U4;009:AL21
10uF 10 V
C901
URSA_MCLK
008:C11
B_URSA_WEZ
009:Q14
B_URSA_BA1
009:O16
10uF 10 V
C922
0. 1u F
C906
BLM18PG121SN1D
L900
A_URSA_WEZ
009:Y14
56
R908
B_URSA_CASZ
009:Q14
0. 1u F
C907
0. 1u F
C920
A_URSA_RASZ
009:X17
0. 1u F
C909
URSA_MCLKE
008:M4;009:V11
0. 1u F
C933
56
R915
22 AR904
0. 1u F
C919
URSA_DQSB3
008:C13
URSA_DQM3
008:C15
URSA_MCLKZ
008:C10
URSA_MCLKE
008:M4;009:T10
56
AR903
10uF
C902
1K1 %
R901
0. 1u F
C937
A_URSA_CASZ
009:X17
URSA_BA0
008:L4;009:T10
B_URSA_RASZ
009:R17
22
R905
22
R903
22
R914
22
R913
22
R912
22
R904
0. 1u F
C943
0. 1u F
C944
0. 1u F
C942
0. 1u F
C945
0. 1u F
C948
+1.8V_MEMC
0. 1u F
C952
0. 1u F
C949
0. 1u F
C950
0. 1u F
C951
+1.8V_FRC_DDR
0. 1u F
C947
0. 1u F
C946
H5PS5162FFR-S6C
DDR_Hynix512
IC900-*1
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
NC4
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
H5PS5162FFR-S6C
DDR_Hynix512
IC901-*1
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
NC4
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
HYB18TC512160CF-2.5
DDR_Qimonda512_DieRevision
IC900-*2
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
NC4
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
HYB18TC512160CF-2.5
DDR_Qimonda512_DieRevision
IC901-*2
J2
VREF
J8
CK
H2
VSSQ2
B7
UDQS
N8
A4
P8
A8
L1
NC4
L2
BA0
R8
NC3
K7
RAS
F8
VSSQ3
F3
LDM
P3
A9
M3
A1
N3
A5
K8
CK
R3
NC5
L3
BA1
J7
VSSDL
L7
CAS
F2
VSSQ4
B3
UDM
M2
A10/AP
K2
CKE
R7
NC6
M7
A2
N7
A6
M8
A0
J1
VDDL
K3
WE
E8
LDQS
P7
A11
K9
ODT
A2
NC1
N2
A3
P2
A7
H8
VSSQ1
F7
LDQS
A8
UDQS
R2
A12
L8
CS
E2
NC2
E7
VSSQ5
D8
VSSQ6
D2
VSSQ7
A7
VSSQ8
B8
VSSQ9
B2
VSSQ10
P9
VSS1
N1
VSS2
J3
VSS3
E3
VSS4
A3
VSS5
G9
VDDQ1
G7
VDDQ2
G3
VDDQ3
G1
VDDQ4
E9
VDDQ5
C9
VDDQ6
C7
VDDQ7
C3
VDDQ8
C1
VDDQ9
A9
VDDQ10
R1
VDD1
M9
VDD2
J9
VDD3
E1
VDD4
A1
VDD5
B9
DQ15
B1
DQ14
D9
DQ13
D1
DQ12
D3
DQ11
D7
DQ10
C2
DQ9
C8
DQ8
F9
DQ7
F1
DQ6
H9
DQ5
H1
DQ4
H3
DQ3
H7
DQ2
G2
DQ1
G8
DQ0
DDR_DQ[23]
URSA_DQ[23]
DDR_DQ[19]
DDRB_A[5]
URSA_A[11]
URSA_DQ[8]
DDRA_A[0]
DDR_DQ[1]
URSA_A[1]
DDRA_A[8]
DDRA_A[9]
DDRA_A[2] DDRA_A[1]
URSA_DQ[7]
DDRB_A[8]
DDR_DQ[4]
DDRB_A[10] DDRB_A[1]
DDRB_A[5]
URSA_A[0]
DDR_DQ[17]
URSA_A[7] URSA_A[8]
DDRB_A[10]
DDR_DQ[8]
DDR_DQ[21]
URSA_DQ[5]
DDR_DQ[14]
DDRB_A[0]
DDR_DQ[31] DDR_DQ[24]
DDR_DQ[3]
URSA_A[5]
DDR_DQ[6]
URSA_A[8] URSA_A[3]
DDRA_A[11]
DDR_DQ[12]
URSA_DQ[31]
URSA_DQ[3]
DDRB_A[3]
DDR_DQ[27]
URSA_DQ[1]
URSA_DQ[15]
DDRA_A[9] DDRA_A[10]
DDR_DQ[11]
URSA_DQ[18]
DDRB_A[12]
DDR_DQ[10]
DDR_DQ[16-31]
DDR_DQ[5]
DDRB_A[9]
URSA_DQ[17]
DDRA_A[10]
DDRA_A[12]
DDR_DQ[4]
URSA_DQ[30]
URSA_DQ[12]
DDRB_A[4]
DDR_DQ[9]
DDR_DQ[29]
DDR_DQ[0]
URSA_DQ[24]
URSA_DQ[4]
URSA_A[6]
DDR_DQ[16]
DDRA_A[6] DDRA_A[3]
DDR_DQ[20]
DDRA_A[0-12]
DDR_DQ[13]
DDR_DQ[17]
URSA_A[12]
URSA_DQ[6] URSA_DQ[2]
URSA_A[0]
URSA_DQ[22]
DDRA_A[7]
URSA_DQ[10]
DDR_DQ[12]
DDR_DQ[22] DDR_DQ[28]
DDRB_A[7]
DDRA_A[4]
URSA_DQ[29]
URSA_A[10]
URSA_A[12]
URSA_DQ[20] URSA_DQ[26]
DDRA_A[2]
URSA_A[9]
DDRB_A[6]
DDR_DQ[2]
DDR_DQ[19]
URSA_A[9]
DDRB_A[4]
DDRA_A[8]
URSA_A[11]
URSA_A[6]
DDR_DQ[6]
DDR_DQ[13] DDR_DQ[14]
DDR_DQ[8]
DDRB_A[6]
DDR_DQ[11]
DDR_DQ[18]
URSA_DQ[28]
DDR_DQ[16]
DDR_DQ[30]
URSA_DQ[9]
DDR_DQ[27]
DDRB_A[11]
DDR_DQ[0]
DDR_DQ[0-15]
URSA_DQ[19]
DDRB_A[11]
URSA_DQ[21]
DDRB_A[7]
DDRA_A[5]
URSA_A[7]
DDRB_A[3]
DDRA_A[7]
DDR_DQ[28]
DDR_DQ[25]
DDR_DQ[25] DDR_DQ[26]
DDR_DQ[23]
DDR_DQ[15]
URSA_DQ[0]
URSA_DQ[16]
DDR_DQ[5] DDR_DQ[2]
DDRA_A[1]
DDRA_A[0]
DDR_DQ[20]
DDR_DQ[15]
DDR_DQ[18]
URSA_DQ[13]
DDR_DQ[21]
DDRA_A[6]
DDR_DQ[10]
DDR_DQ[26]
DDRA_A[12]
DDRB_A[12]
DDRA_A[3]
DDR_DQ[1]
URSA_DQ[11]
DDRB_A[0-12]
URSA_A[4]
DDR_DQ[31]
URSA_A[10]
DDRB_A[8]
DDRB_A[2]
URSA_A[2]
URSA_DQ[14]
DDRA_A[11]
DDR_DQ[30] DDR_DQ[24]
URSA_A[5]
DDR_DQ[29]
DDRB_A[9]
URSA_DQ[25]
DDRA_A[4]
URSA_A[4] URSA_A[2]
DDRA_A[5]
DDRB_A[0]
DDR_DQ[9]
URSA_DQ[27]
DDRB_A[2]
URSA_A[3]
DDR_DQ[22]
URSA_A[1]
DDR_DQ[7]
DDR_DQ[7]
DDR_DQ[3]
DDRB_A[1]
DDR2 1.8V By CAP - Place these Caps near Memory
PI Result
resonance Compensation
Copyright LG Electronics. Inc. All right reserved.
Only for training and service purposes LGE Internal Use Only
C
2009
FRC DDR