Schematic Diagrams
ATHLON 64 1/4 HyperTransport B - 3
B.Sch
em
atic D
iag
rams
ATHLON 64 1/4 HyperTransport
Sheet 2 of 45
ATHLON 64 1/4
HyperTransport
+1.2V_HT
+1.2VLDTB
+1.2V_HT
+1.2V_HT
+3VS
L0_CLKOUT_L0 9
HTVDD_EN
9
L0_CLKOUT_L1 9
L0_CLKOUT_H0 9
L0_CTLOUT_H0 9
L0_CLKOUT_H1 9
L0_CTLOUT_L0 9
+3VS 4,8,9,10,11,12,13,14,16,18,19,22,23,24,25,28,29,32,33,35,36
+1.2V_HT 9,14
+1.2VLDTB 4
L0_CLKIN_L0
9
L0_CLKIN_L1
9
L0_CLKIN_H0
9
L0_CLKIN_H1
9
L0_CTLIN_L0
9
L0_CTLIN_H0
9
L0_CADIN_L[15..0]
9
L0_CADIN_H[15..0]
9
L0_CADOUT_H[15..0] 9
L0_CADOUT_L[15..0] 9
L0_CADOUT_H8
Z0201
L0_CADIN_L6
L0_CLKIN_L1
L0_CLKOUT_L0
L0_CADIN_H0
L0_CADIN_L1
L0_CADOUT_H11
L0_CADIN_H13
L0_CADIN_H10
L0_CADIN_L9
L0_CADIN_L7
L0_CADOUT_L12
L0_CADOUT_H7
L0_CADIN_H2
L0_CADOUT_H14
L0_CADIN_H14
L0_CLKOUT_L1
CTLIP1
L0_CADIN_L5
L0_CADOUT_L11
L0_CADIN_L12
L0_CADIN_L15
L0_CADIN_L2
L0_CADIN_L11
L0_CTLIN_H0
L0_CTLOUT_H0
L0_CADIN_L0
L0_CADIN_H11
L0_CLKIN_H0
L0_CADIN_H4
L0_CADOUT_H13
L0_CADOUT_L15
L0_CADOUT_H12
L0_CADIN_H1
L0_CADOUT_H9
L0_CADIN_L13
L0_CADOUT_L9
L0_CADOUT_L10
L0_CADIN_H7
L0_CADOUT_H5
L0_CTLIN_L0
L0_CADIN_L4
L0_CADOUT_H0
L0_CADIN_L10
L0_CADOUT_L2
L0_CADOUT_H10
L0_CADOUT_L3
L0_CADIN_H12
L0_CLKOUT_H0
L0_CADOUT_L4
L0_CADIN_H15
L0_CTLOUT_L1
L0_CTLOUT_L0
L0_CLKIN_L0
L0_CADOUT_L1
L0_CADIN_L3
L0_CADOUT_L6
L0_CADOUT_L8
L0_CADOUT_H15
L0_CADOUT_L5
L0_CADIN_H9
L0_CADOUT_L14
L0_CADIN_H3
L0_CLKOUT_H1
L0_CADOUT_L0
L0_CADOUT_H2
CTLIN1
L0_CADOUT_L7
L0_CADOUT_L13
L0_CLKIN_H1
L0_CADIN_L14
L0_CADIN_H5
L0_CADOUT_H4
L0_CADOUT_H3
L0_CTLOUT_H1
L0_CADIN_L8
L0_CADOUT_H6
L0_CADIN_H8
L0_CADOUT_H1
L0_CADIN_H6
+
C567
330U_2.5V_7343
1
2
+
C569
*330U_2.5V_7343
1
2
+
C125
4.7U_0805
HyperTransport
Link0
ATHLON 64 (A)
U36A
ZIF_SOCKET754
B2
7
B2
9
C2
6
C2
8
D2
5
D2
7
D2
9
AF
2
5
AE
2
8
AF
2
9
AG
2
6
AG
2
8
AH
27
AH
29
AD28
AC29
AB28
AA29
W29
V28
U29
T28
AC25
AC26
AA25
AA26
W26
U25
U26
R25
AD27
AD29
AB27
AB29
Y 29
V27
V29
T27
AD25
AC27
AB25
AA27
W27
V25
U27
T25
F29
F27
H29
H27
K27
M29
M27
P29
E27
F25
G27
H25
K25
L27
M25
N27
E29
F28
G29
H28
K28
L29
M28
N29
E26
E25
G26
G25
J25
L26
L25
N26
Y 28
W25
Y 27
Y 25
K29
J27
J29
J26
R29
R26
T29
R27
P27
P25
P28
N25
VL
D
T
0
_A
0
VL
D
T
0
_A
1
VL
D
T
0_
A2
VL
D
T
0_
A3
VL
D
T
0
_
A4
VL
D
T
0
_A
5
VL
D
T
0
_A6
VL
D
T
0
_
B0
VL
D
T
0_
B1
VL
D
T
0_
B2
VL
D
T
0
_B
3
VL
D
T
0
_
B4
VL
D
T
0_
B5
VL
D
T
0_
B6
L0_CADIN_L0
L0_CADIN_L1
L0_CADIN_L2
L0_CADIN_L3
L0_CADIN_L4
L0_CADIN_L5
L0_CADIN_L6
L0_CADIN_L7
L0_CADIN_L8
L0_CADIN_L9
L0_CADIN_L10
L0_CADIN_L11
L0_CADIN_L12
L0_CADIN_L13
L0_CADIN_L14
L0_CADIN_L15
L0_CADIN_H0
L0_CADIN_H1
L0_CADIN_H2
L0_CADIN_H3
L0_CADIN_H4
L0_CADIN_H5
L0_CADIN_H6
L0_CADIN_H7
L0_CADIN_H8
L0_CADIN_H9
L0_CADIN_H10
L0_CADIN_H11
L0_CADIN_H12
L0_CADIN_H13
L0_CADIN_H14
L0_CADIN_H15
L0_CADOUT_L0
L0_CADOUT_L1
L0_CADOUT_L2
L0_CADOUT_L3
L0_CADOUT_L4
L0_CADOUT_L5
L0_CADOUT_L6
L0_CADOUT_L7
L0_CADOUT_L8
L0_CADOUT_L9
L0_CADOUT_L10
L0_CADOUT_L11
L0_CADOUT_L12
L0_CADOUT_L13
L0_CADOUT_L14
L0_CADOUT_L15
L0_CADOUT_H0
L0_CADOUT_H1
L0_CADOUT_H2
L0_CADOUT_H3
L0_CADOUT_H4
L0_CADOUT_H5
L0_CADOUT_H6
L0_CADOUT_H7
L0_CADOUT_H8
L0_CADOUT_H9
L0_CADOUT_H10
L0_CADOUT_H11
L0_CADOUT_H12
L0_CADOUT_H13
L0_CADOUT_H14
L0_CADOUT_H15
L0_CLKIN_L0
L0_CLKIN_L1
L0_CLKIN_H0
L0_CLKIN_H1
L0_CLKOUT_L0
L0_CLKOUT_L1
L0_CLKOUT_H0
L0_CLKOUT_H1
L0_CTLIN_L0
L0_CTLIN_L1
L0_CTLIN_H0
L0_CTLIN_H1
L0_CTLOUT_L0
L0_CTLOUT_L1
L0_CTLOUT_H0
L0_CTLOUT_H1
M-SO8
SC1565
I233
U35
1
2
3
4
5
6
7
8
EN
VIN
VOUT
ADJ
GND1
GND2
GND3
GND4
R151
*2K_1%
R150
0
C138
0.22U
C133
0.22U
R154
49.9_1%
R153
49.9_1%
C134
0.22U
C141
0.22U
T2
CA8
0.22U
T1
CA13
0.22U
CA7
0.22U
+
CT2
4.7U_0805
C142
22U_1206
+
CT3
4.7U_0805
CA3
0.22U
FOR GRND - SEE SPEC
1.2V @ 850MA AMPS MAX
TX/DWN/OUT/H/ P
RX/UP/IN/H/ P
850mA
RX/UP/IN/L/#N
CREATE LARGE TOP SIDE POUR
TX/DWN/OUT/L/#N
HT
VLDT +1.2V(1.14~1.26) 500mA
Link Initialization.
During system power state
S3,The Run supplies
+1.2V_HT&2.5VDDA&VCORE To
the CPU are to be Turned Off.
02-01565-320
+1.2V_HT=1.2(1 + R150/R151)=1.2(1 + 0)=1.2V
94/9/14
Rubband
Del C565,R511
Rubband
94/11/11 Kevin
94/11/11 Kevin
94/11/11 Kevin
94/11/11 Kevin
94/11/11 Kevin
94/11/11 Kevin