DASP-52282 Card User’s Manual
Registry Structure and Format
43
4.2.5
A/D Data Register
Read (Base A Offset 0x04-05)
D7
D6
D5
D4
D3
D2
D1
D0
AD Data (D0-D11)
D15
D14
D13
D12
D11
D10
D9
D8
Reserved
AD Data (D0-D11)
4.2.6
DAC Channel 1 Output Latch Register
Write (Base A Offset 0x04-05)
D7
D6
D5
D4
D3
D2
D1
D0
DA Data to Channel 1 (D0-D11)
D15
D14
D13
D12
D11
D10
D9
D8
Reserved
DA Data to Channel 1
(D0-D11)
4.2.7
A/D FIFO Data Register
Read (Base A Offset 0x06-07)
D7
D6
D5
D4
D3
D2
D1
D0
AD FIFO Data (D0-D11)
D15
D14
D13
D12
D11
D10
D9
D8
Reserved
AD FIFO Data (D0-D11)