ADM-XRC-7Z1 User Manual
V2.6 - 14th February 2022
Appendix A.2: Secondary XMC Connector, P6
.
A
B
C
D
E
F
1:
P6_TXp0
P6_TXn0
GPIO_18P
P6_TXp1
P6_TXn1
GPIO_18N
2:
GND
GND
GPIO_16N
GND
GND
GPIO_17N
3:
P6_TXp2
P6_TXn2
GPIO_16P
P6_TXp3
P6_TXn3
GPIO_17P
4:
GND
GND
GPIO_14N
GND
GND
GPIO_15N
5:
P6_TXp4
P6_TXn4
GPIO_14P
P6_TXp5
P6_TXn5
GPIO_15P
6:
GND
GND
GPIO_12N
GND
GND
GPIO_13N
7:
P6_TXp6
P6_TXn6
GPIO_12P
P6_TXp7
P6_TXn7
GPIO_13P
8:
GND
GND
GPIO_10N
GND
GND
GPIO_11N
9:
-
-
GPIO_10P
-
-
GPIO_11P
10:
GND
GND
GPIO_8N
GND
GND
GPIO_9N
11:
P6_RXp0
P6_RXn0
GPIO_8P
P6_RXp1
P6_RXn1
GPIO_9P
12:
GND
GND
GPIO_6N
GND
GND
GPIO_7N
13:
P6_RXp2
P6_RXn2
GPIO_6P
P6_RXp3
P6_RXn3
GPIO_7P
14:
GND
GND
GPIO_4N
GND
GND
GPIO_5N
15:
P6_RXp4
P6_RXn4
GPIO_4P
P6_RXp5
P6_RXn5
GPIO_5P
16:
GND
GND
GPIO_2N
GND
GND
GPIO_3N
17:
P6_RXp6
P6_RXn6
GPIO_2P
P6_RXp7
P6_RXn7
GPIO_3P
18:
GND
GND
GPIO_0N
GND
GND
GPIO_1N
19:
P6_RefClkP
P6_RefClkN
GPIO_0P
-
-
GPIO_1P
Notes:
(1) MGT Lanes are connected directly to the Target FPGA.
(2) GPIO signals are single-ended and 3.3V compatible.
Table 25 : XMC Connector P6
Page 22
Rear Connector Pinouts
ad-ug-1253_v2_6.pdf
