’
04/08/27
Ver1.01
＊本資料に記載された内容は予告なく変更する場合がありますので、予めご了承下さい。
12
Table: Typical SRC
X-axis: Wave-length
Y-axis: Relative response
10.
TIMING CHART
10-1. Digital output
EIA RS644 standard (LVDS)
Driver output voltage Plus/minus 350mV (Differential output) / 100-ohm
H Rate
Total clock counts:
1790CLK / 1H
DATA counts:
1392CLK / 1H
CLK
34.92ns
V rate phase: Same as one in analog timing-chart
1.0
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
R
e
la
tiv
e
R
e
spon
se
Wavelength [nm]
400
500
600
700
800
900
1000
CLK
DATA
HD
276CLK
1392CLK
1790CLK
17.5ns
122CLK
