PC-UM10M
XE-A402 CIRCUIT DIAGRAM AND PWB LAYOUT
– 15 –
A
B
C
D
87
6
5
4
3
21
1
2
3
4
5
6
7
8
D
C
B
A
CPU PWB CIRCUIT
/7
D2
D3
D6
D7
D0
D1
D4
D5
c
d
e
f
g
dp
dp
c
d
e
f
g
a
b
a
b
VCC
C38
0.1uF
VDD
C55
0.1uF
C56
(10uF/50V)
D1
3
D2
4
D3
7
D4
8
D5
13
D6
14
D7
17
D8
18
CLK
11
CLR
1
Q1
2
Q2
5
Q3
6
Q4
9
Q5
12
Q6
15
Q7
16
Q8
19
IC2
74HC273
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
VCC
A19
A[0..19]
D[0..7]
R29
10K
R30
10K
R31
10K
R32
10K
R33
10K
R34
10K
R35
10K
C22
C23
C24
C25
C26
C27
C28
VCC
A18
R63
10K
R64
10K
C51
150pF
VDD
VCC
R4
10K
R5
10K
R6
10K
R7
10K
R8
10K
R26
10K
R27
10K
R28
10K
C4
C5
C6
C7
C8
C19
150pF*10(C19-C28)
C20
C21
C50
150pF
A0
A1
A2
A3
A4
A5
A6
A7
JA
S
JBS
VCC
VCC
R1
10K
R2
10K
R3
10K
C1
C2
C3
RAS
RBS
RCS
RDS
JCS
JDS
R55
2.2K
R56
2.2K
R57
2.2K
R58
2.2K
R59
2.2K
R60
2.2K
R61
2.2K
R62
2.2K
150pF*8(C1-C8)
D0
D1
D2
D3
D4
D5
D6
D7
R9
10K
R10
10K
R11
10K
R12
10K
R13
10K
R14
10K
R15
10K
R16
10K
C9
C10
C11
C12
C13
C14
C15
C16
VDD
TM
VPTEST
/STRB4
/STRB3
/STRB2
/STRB1
VCC
/LA
TCH
100pF*8(C9-C16)
R68
R72
10Kx5
R69
R70
R71
C61
330pFx5
C59
C58
C57
C60
VREF
IPLON
R51
10K
VDD
/
F
R
D
Y
R17
100
R18
100
R19
100
R20
100
R21
100
R22
100
D7
81
D 8
8 0
D6
82
D5
83
D4
84
D3
85
D2
86
D1
87
D0
88
AN7
89
AN6
90
AN5
91
AN4
92
AN3
93
AN2
94
AN1
95
A
VSS
96
AN0
97
VREF
98
A
VCC
99
SIN4
100
S O U T 4
1
C L K 4
2
T B 4 I N
3
T B 3 I N
4
S O U T 3
5
S I N 3
6
C L K 3
7
B Y T E
8
C N V S S
9
X C I N
1 0
X C O U T
1 1
R E S E T
1 2
X O U T
1 3
V S S
1 4
X I N
1 5
V C C
1 6
N M I
1 7
I N T 2
1 8
I N T 1
1 9
I N T 0
2 0
T A 4 I N / U
2 1
T A 4 O U T / U
2 2
T B 3 I N
2 3
T B E O U T
2 4
T A 2 I N W
2 5
T A 2 O U T W
2 6
T A 1 I N / V
2 7
T A 1 O U T / V
2 8
T B 5 I N
2 9
T B 5 O U T
3 0
D 9
7 9
D 1 0
7 8
D 1 1
7 7
D 1 2
7 6
D 1 3
7 5
D 1 4
7 4
D 1 5
7 3
A 0
7 2
A 1
7 1
A 2
7 0
A 3
6 9
A 4
6 8
A 5
6 7
A 6
6 6
A 7
6 5
V S S
6 4
A 8
6 3
V C C
6 2
A 9
6 1
A 1 0
6 0
A 1 1
5 9
A 1 2
5 8
A 1 3
5 7
A 1 4
5 6
A 1 5
5 5
A 1 6
5 4
A 1 7
5 3
A 1 8
5 2
A 1 9
5 1
CS0
50
CS1
49
CS2
48
CS3
47
WR
46
BHE
45
RD
44
CBCLK
43
HLD
A
42
HOLD
41
ALE
40
CLK
OUT
39
R
TS0
38
CLK0
37
RXD0
36
TXD0
35
CLKS1
34
CLK1
33
RXD1
32
TXD1
31
IC1
M30624FGFP
R53
100
R54
100
/
B
U
S
Y
P64
P66
P67
DR1
VCC
VCC
FSCK
FRD
FSD
/FRES
VCC
R37
10K
R38
10K
R39
47K
R40
10k
R41
47K
R42
47K
R43
47K
R44
10K
C29
30pF
/CS0
/CS2
/WR
/RD
BCLK
/RD
Y
/CS3
/CS3
SI
SO
PCLK
R66
10K
R67
10K
/LE0W
/CS1
VCC
VDD
R36
10K
R73
10K
C62
100pF
C30
100pF
A7
A6
A5
A4
A3
A2
A1
A0
D0
D1
D2
D3
D4
D5
D6
D7
A8
A9
A10
A11
A12
A13
A14
A15
A16
VDD
VCC
Vcc:20pin
GND:10pin
VCC
R46
10K
R47
10K
/WR
/RD
/RAMCS
C40
(30pF)
C41
(30pF)
/POFF
/RES
R143
10K
NC
1
A16
2
A14
3
A12
4
A7
5
A6
6
A5
7
A4
8
A3
9
A2
10
A1
11
A0
12
I/O0
13
I/O1
14
I/O2
15
VSS
16
I/O3
17
I/O4
18
I/O5
19
I/O6
20
T/O7
21
CS1
22
A10
23
OE
24
A11
25
A9
26
A8
27
A13
28
WE
29
CS2
30
A15
31
VCC
32
IC4
1MSRAM LP621024D-T 70ns
D18
1SS355
D19
1SS355
VDD
VDD
R48
10K
/CS2
C39
0.1uF
C42
150pF
A7
A6
A5
A4
A3
A2
A1
A0
D0
D1
D2
D3
D4
D5
D6
D7
A8
A9
A10
A11
A12
A13
A14
A15
A16
VDD
C43
(10uF/50V)
NC
1
A16
2
A14
3
A12
4
A7
5
A6
6
A5
7
A4
8
A3
9
A2
10
A1
11
A0
12
I/O0
13
I/O1
14
I/O2
15
VSS
16
I/O3
17
I/O4
18
I/O5
19
I/O6
20
T/O7
21
CS1
22
A10
23
OE
24
A11
25
A9
26
A8
27
A13
28
WE
29
CS2
30
A15
31
VCC
32
IC6
1MSRAM LP621024D-T 70ns
P74
P75
P76
P77
VHCOM
/POFF
VDD
DR2
R45
470
BZ1
PIEZO BZ
C32
0.1uF
R65
2.2K
C31
10uF/10V
,FX
C53
C54
330pFx3
C52
P95
P96
X1
32.768KHz
R23
330
C17
18pF
C18
27pF
P94
P91
P90
BA0
BA1
2
3
1
X2
CST12.0MTW
R24
0
R151
33K
R152
33K
/RESET
/RES
Q18
C3198
C49
0.1uF
R141
1K
R52
470
D17
1SS355
VCC
1
2
3
IC34
KIA7045F
VCC
C130
1uF
R153
330
CHAPTER 7. CIRCUIT DIA
G
R
A
M AND PWB LAYOUT