LG 49UF680 Series, Руководство по обслуживанию

Страница: 62 / 124

THERMAL
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
M0_DDR_WEN
M1_DDR_DM1
C437 0.1uF
AVDD_DDR
M1_DDR_DQ25
M1_DDR_A14
M0_DDR_BA0
H5TQ4G63AFR-RDC
IC404
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_D_CLK
C403
0.1uF
AVDD_DDR
M1_DDR_WEN
M1_DDR_DQ18
M0_DDR_DQ10
M0_DDR_DQS_N2
M1_DDR_RESET_N
M1_DDR_A9
M1_DDR_DQ7
M0_1_DDR_VREFDQ
AVDD_DDR
M0_DDR_DQS3
M1_D_CLK
M0_D_CLK
C483
1000pF
50V
M0_DDR_DQS_N2
M0_DDR_DQ6
M1_D_CLK
AR403
56
1/16W
M0_DDR_A9
M1_DDR_DQS0
M1_DDR_A3
M1_DDR_CKE
M0_DDR_A5
M0_DDR_A0
M1_DDR_ODT
M1_DDR_BA2
AVDD_DDR
M0_DDR_DQ12
C518
0.1uF
AVDD_DDR
M1_DDR_DQS_N3
M1_DDR_A15
M0_DDR_A0
M1_DDR_DQ17
M0_DDR_DQ16
C543
0.1uF
16V
H5TQ4G63AFR-RDC
IC400
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_DDR_BA0
M1_DDR_A5
M1_DDR_DQ10
M1_DDR_DQ4
M1_D_CLK
M1_DDR_DQS_N0
M0_DDR_DQ5
M0_DDR_A10
M0_DDR_DQ7
M0_DDR_A6
M1_DDR_A13
M0_D_CLKN
R417
1K
1%
M0_DDR_DQ19
M0_DDR_DQS2
M1_DDR_A2
M1_DDR_DQ30
M0_DDR_CS1
C458 0.1uF
M0_DDR_DQ8
M1_D_CLKN
AVDD_DDR
M0_DDR_A13
M0_DDR_DQ6
M1_DDR_BA0
M1_DDR_DQ6
C477
0.01uF
50V
M0_DDR_A2
M1_DDR_DQS_N3
M0_DDR_A15
M0_DDR_DQ1
M0_DDR_DQ24
M1_DDR_ODT
M1_DDR_ODT
M1_DDR_A2
H5TQ4G63CFR_RDC
IC403-*2
Hynix_DDR3_4Gb_25n
EAN63053202
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A8
M0_DDR_A8
M1_DDR_DQ31
M1_DDR_A7
M0_DDR_DQ5
M1_DDR_DQS1
M1_DDR_A3
M1_DDR_A6
M0_DDR_BA0
C479
0.1uF
C462 0.1uF
C404
0.1uF
M0_DDR_DQ13
L
4
0
0
C
I
S
2
1
J
1
2
1
M1_DDR_DQ8
M0_DDR_DQ17
M1_DDR_A8
M0_DDR_VREFDQ
M1_DDR_DQS_N1
M0_DDR_WEN
M1_DDR_DQ26
M0_DDR_WEN
AVDD_DDR
M1_DDR_A0
M0_DDR_WEN
R404
240
M1_DDR_DQ9
AR410
56
1/16W
M0_DDR_RESET_N
M1_DDR_DQ13
M0_DDR_DM1
M1_DDR_DQ27
M0_DDR_A6
M0_DDR_DQ21
M0_DDR_A13
M1_DDR_A7
M0_DDR_A15
C400
0.1uF
C476
0.1uF
C544
10uF
10V
M0_DDR_A3
C469 0.1uF
M0_DDR_BA2
M1_DDR_A4
M0_DDR_A6
M1_DDR_DQS_N1
C401
0.1uF
M1_DDR_A11
M0_DDR_CASN
C516
0.1uF
M1_DDR_WEN
M1_DDR_DQ23
M0_DDR_A4
M0_DDR_DQ7
M1_DDR_DM3
M0_DDR_A7
H5TQ4G63AFR-RDC
IC403
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_DDR_ODT
M0_DDR_A3
M1_DDR_A6
M1_DDR_A9
C431 0.1uF
M1_DDR_A15
M0_DDR_RESET_N
AR406
56
1/16W
M0_DDR_DQ15
M0_DDR_A8
M1_DDR_BA0
C424 0.1uF
M0_DDR_DQ23
M0_DDR_DQ23
AR411
56
1/16W
M1_DDR_DQ4
M1_DDR_VREFDQ
M0_DDR_DQ25
M1_DDR_A6
M1_1_DDR_VREFDQ
C417
10uF
10V
M1_DDR_WEN
AR413
56
1/16W
M0_DDR_DQS0
M0_DDR_A9
C517
1000pF
50V
C428 0.1uF
M1_DDR_A0
R427
56
1%
H5TQ4G63CFR_RDC
IC401-*2
Hynix_DDR3_4Gb_25n
EAN63053202
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
R414
1K
1%
C430 0.1uF
AR407
56
1/16W
M1_DDR_VREFDQ
M1_DDR_CASN
M0_DDR_A8
M0_DDR_DQS1
R416
1K
1%
M1_DDR_A10
M0_DDR_DQ26
M1_DDR_DQS1
M0_DDR_DQ10
M0_DDR_DQ31
M1_DDR_A8
M1_DDR_A5
R
4
3
3
1
K
M1_DDR_DQ18
M1_DDR_BA2
R443
10K
1/16W
1%
R410
1K
1%
M1_DDR_CS2
M1_DDR_CKE
M1_DDR_DQ31
M0_DDR_A14
M0_DDR_DQ8
M0_DDR_ODT
M1_DDR_RESET_N
AVDD_DDR
M1_DDR_A7
M0_DDR_CKE
M0_DDR_A1
M1_DDR_CS1
M0_DDR_A14
M1_DDR_DQ10
M1_1_DDR_VREFDQ
AVDD_DDR
M0_DDR_A10
M1_DDR_DQ2
M1_DDR_BA1
M0_DDR_DQ3
M1_DDR_A11
M0_DDR_DQS_N0
M0_DDR_RASN
R403
240
M0_DDR_CKE
C464 0.1uF
C440 0.1uF
C468 0.1uF
M1_D_CLKN
C421
10uF
10V
M0_DDR_DQ19
M1_DDR_A12
C411
0.1uF
M1_DDR_A4
M0_DDR_A12
M1_DDR_A3
M1_DDR_A14
M0_DDR_DQS0
C491 0.1uF
M0_DDR_A15
M1_DDR_DQ19
M0_DDR_A3
C465 0.1uF
M1_DDR_DQ20
AVDD_DDR
C429 0.1uF
DDR_VTT
M0_DDR_BA2
M0_DDR_RASN
M0_DDR_A13
M0_DDR_DM3
M0_DDR_RASN
AR404
56
1/16W
M1_DDR_CASN
C446
0.1uF
M1_DDR_BA1
C436 0.1uF
M0_DDR_A6
R
4
0
5
1
K
OPT R
4
1
8
1
K
M1_DDR_DQS_N0
M1_DDR_DQ7
M1_DDR_A12
M0_DDR_DQ18
C474
1000pF
50V
M1_DDR_A4
C435 0.1uF
AR400
56
1/16W
M0_1_DDR_VREFDQ
M0_DDR_DQ28
M1_DDR_DQ22
M1_DDR_DQ14
AVDD_DDR
M1_DDR_DQ1
M0_DDR_A12
M0_DDR_BA1
M0_DDR_A1
M0_DDR_RESET_N
M0_DDR_A10
M1_DDR_DQS3
C434 0.1uF
H5TQ4G63AFR-RDC
IC401
Hynix_DDR3_4Gb_29n
EAN63053201
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQ24
AR402
56
1/16W
M0_DDR_DQ3
AVDD_DDR
M0_DDR_A5
M0_DDR_DQS_N0
M0_DDR_DQ24
M1_DDR_DQ30
M1_DDR_A12
M0_DDR_CKE
M0_DDR_DQ0
M0_DDR_DQ14
M0_DDR_DQS_N1
M0_DDR_A13
M0_DDR_RESET_N
C444
0.1uF
M1_DDR_WEN
R444
10K
1/16W
1%
M1_DDR_DQ12
M0_DDR_A8
M0_DDR_DQ20
M1_DDR_DQ5
C457 0.1uF
M0_DDR_A7
M0_DDR_DM2
M1_DDR_CS1
C453 0.1uF
M1_DDR_DQ2
K4B4G1646D-BCMA
IC403-*1
SS_DDR3_4Gb_25n
EAN63391401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_A1
M0_DDR_DQS_N1
M1_DDR_BA1
AVDD_DDR
M1_DDR_RASN
M1_DDR_DQS3
M1_DDR_CS2
M1_DDR_DQS_N2
M0_DDR_BA1
M1_DDR_DQ0
M0_D_CLKN
M0_DDR_CKE
M0_DDR_A1
H5TQ4G63CFR_RDC
IC404-*2
Hynix_DDR3_4Gb_25n
EAN63053202
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQ25
M0_DDR_DQ27
C425 0.1uF
M0_DDR_DQ30
C426 0.1uF
M1_DDR_A10
C535
10uF
10V
AR409
56
1/16W
C497
0.01uF
50V
M0_DDR_DQ14
M1_DDR_A2
AR412
56
1/16W
M1_DDR_A5
M0_DDR_DQ4
R409
1K
1%
M0_DDR_CKE
C454 0.1uF
M1_DDR_DQ11
M0_DDR_DQS_N3
M0_DDR_CASN
M0_DDR_A10
M1_DDR_DQ15
M1_DDR_DQ16
M0_DDR_A2
R
4
2
2
1
K
OPT
M1_D_CLK
M1_DDR_DQ23
M0_D_CLKN
M1_DDR_DQ0
M1_DDR_DQ29
M0_D_CLKN
M0_DDR_DQ11
M1_DDR_DM3
M1_D_CLKN
C460 0.1uF
M0_DDR_DQS3
M1_DDR_DQ6
M1_DDR_DQ15
M1_DDR_CKE
M0_D_CLK
M1_DDR_BA0
M1_DDR_A1
M1_DDR_A1
M0_DDR_A5
R411
1K
1%
C463 0.1uF
M0_DDR_A12
M1_DDR_RESET_N
M0_DDR_A7
DDR_VTT
M1_DDR_BA2
M1_DDR_DQ29
M0_DDR_ODT
M0_DDR_DQS1
AVDD_DDR
M1_DDR_A0
M1_DDR_A14
M1_DDR_DQ1
M1_DDR_ODT
C405
0.1uF
M0_DDR_A4
M1_DDR_DQ3
M0_DDR_DQ31
M1_D_CLKN
M1_DDR_DM0
M1_DDR_A0
M0_DDR_CS2
M1_DDR_CKE
C519
1000pF
50V
M0_D_CLK
M1_DDR_DM2
C461 0.1uF
M0_DDR_DQ4
M1_DDR_DQ21
M0_DDR_VREFDQ
C466 0.1uF
M0_D_CLK
M1_DDR_CASN
M0_DDR_DM1
M1_DDR_A8
M0_DDR_A11
C441 0.1uF
M1_DDR_DQ20
M0_DDR_BA1
M0_DDR_CASN
C456 0.1uF
M0_DDR_DQ25
M1_DDR_DQS2
M1_DDR_DQ5
M1_DDR_A14
C433 0.1uF
M1_DDR_A10
R428
56
1%
M1_DDR_DQS2
M0_DDR_DQ16
M0_DDR_CS2
M1_DDR_A15
M1_DDR_BA1
M1_DDR_CKE
M0_DDR_DQ29
C410 0.1uF
M1_DDR_DQ21
AR408
56
1/16W
M1_DDR_DQ9
M0_DDR_DQ2
M0_DDR_DQ13
M1_DDR_A6
M1_DDR_A10
M0_DDR_A11
M1_DDR_DQ24
M1_DDR_DQ14
M1_DDR_DM2
C472
0.1uF
L
4
0
1
C
I
S
2
1
J
1
2
1
M1_DDR_A2
M0_DDR_A9
M0_DDR_A4
C490
0.1uF
M0_DDR_ODT
K4B4G1646D-BCMA
IC401-*1
SS_DDR3_4Gb_25n
EAN63391401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B4G1646D-BCMA
IC400-*1
SS_DDR3_4Gb_25n
EAN63391401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQ11
M0_DDR_A0
M1_DDR_A11
R415
1K
1%
M0_DDR_DQ21
M1_DDR_BA2
+3.3V_NORMAL
M0_DDR_DQ12
M0_DDR_DM2
M0_DDR_A11
R412
56
1%
M0_DDR_A1
R413
56
1%
M0_DDR_DQ22
M1_DDR_A9
M0_DDR_BA2
C445
0.1uF
M0_DDR_A7
R400
240
M1_DDR_DM0
M0_DDR_DQ27
M1_DDR_A1
M0_DDR_DM0
M1_DDR_DQ8
M1_DDR_A13
M1_DDR_DQ3
M1_DDR_A9
M1_DDR_DQ27
M0_DDR_A5
M1_D_CLK
M1_D_CLKN
M1_DDR_RASN
M0_DDR_DQ22
M0_DDR_DQ2
M0_DDR_RASN
M0_DDR_DQ20
M0_DDR_A15
M1_DDR_DQ28
M1_DDR_A4
M1_DDR_DM1
M0_DDR_DQ28
M0_DDR_DM0
M1_DDR_DQ16
M1_DDR_A13
M0_D_CLKN
M0_DDR_A12
M0_DDR_BA0
M0_DDR_DQS2
M1_DDR_CASN
C475
0.1uF
C455 0.1uF
M0_DDR_BA1
M0_DDR_DQ17
M1_DDR_RESET_N
IC402
AP2303MPTR-G1
3
VREFEN
2
GND
4
VOUT
1
VIN
5
NC_1
6
VCNTL
7
NC_2
8
NC_3
9
[EP]
C427 0.1uF
M1_DDR_DQ12
M0_DDR_DQ29
M0_DDR_DQ0
M1_DDR_A7
M0_DDR_DQ30
AVDD_DDR
M0_DDR_A0
M0_DDR_A11
M1_DDR_RASN
M0_DDR_DQS_N3
M1_DDR_DQS0
M0_DDR_A4
M0_DDR_A2
M1_DDR_RASN
K4B4G1646D-BCMA
IC404-*1
SS_DDR3_4Gb_25n
EAN63391401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M0_DDR_DM3
M0_DDR_DQ1
R419
240
M1_DDR_DQ19
M0_DDR_DQ11
M1_DDR_A12
AR405
56
1/16W
M1_DDR_A5
M1_DDR_DQ22
M0_DDR_A14
M0_DDR_A9
M1_DDR_A3
M0_DDR_DQ9
M1_DDR_A13
AR401
56
1/16W
C402
0.1uF
M0_DDR_CS1
M1_DDR_A11
M1_DDR_DQ13
M0_DDR_DQ15
M0_DDR_DQ9
C432 0.1uF
M1_DDR_DQ28
DDR_VTT
C414
10uF
10V
M0_DDR_A14
M1_DDR_A15
R408
1K
1%
M0_DDR_DQ18
M1_DDR_DQS_N2
M0_DDR_CASN
M0_DDR_A2
M0_DDR_BA2
M0_DDR_DQ26
C480
0.1uF
M1_DDR_DQ17
H5TQ4G63CFR_RDC
IC400-*2
Hynix_DDR3_4Gb_25n
EAN63053202
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
M1_DDR_DQ26
C459 0.1uF
M0_DDR_A3
M1_DDR_BA0
H5TQ2G63FFR-RDC
IC400-*4
Hynix_DDR3_2Gb
EAN63648701
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC400-*3
SS_DDR3_2Gb
EAN63667401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC401-*4
Hynix_DDR3_2Gb
EAN63648701
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC401-*3
SS_DDR3_2Gb
EAN63667401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC403-*4
Hynix_DDR3_2Gb
EAN63648701
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC403-*3
SS_DDR3_2Gb
EAN63667401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
H5TQ2G63FFR-RDC
IC404-*4
Hynix_DDR3_2Gb
EAN63648701
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
A14
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
K4B2G1646Q-BCMA
IC404-*3
SS_DDR3_2Gb
EAN63667401
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA
M8
VREFDQ
H1
ZQ
L8
VDD_1
B2
VDD_2
D9
VDD_3
G7
VDD_4
K2
VDD_5
K8
VDD_6
N1
VDD_7
N9
VDD_8
R1
VDD_9
R9
VDDQ_1
A1
VDDQ_2
A8
VDDQ_3
C1
VDDQ_4
C9
VDDQ_5
D2
VDDQ_6
E9
VDDQ_7
F1
VDDQ_8
H2
VDDQ_9
H9
NC_1
J1
NC_2
J9
NC_3
L1
NC_4
L9
NC_6
T7
VSS_1
A9
VSS_2
B3
VSS_3
E1
VSS_4
G8
VSS_5
J2
VSS_6
J8
VSS_7
M1
VSS_8
M9
VSS_9
P1
VSS_10
P9
VSS_11
T1
VSS_12
T9
VSSQ_1
B1
VSSQ_2
B9
VSSQ_3
D1
VSSQ_4
D8
VSSQ_5
E2
VSSQ_6
E8
VSSQ_7
F9
VSSQ_8
G1
VSSQ_9
G9
R445
10K
1%
R446 10K 1%
IC100
LGE5332(LM14A)
IO[3]/A-A0[AB-A0]/A-A6
F17
IO[2]/A-A1[AB-A1]/A-A5
C17
IO[8]/A-A2[AB-A2]/A-A8
E17
IO[12]/A-A3[AB-A3]/A-A4
F18
IO[11]/A-A4[AB-A4]/A-BA1
B18
IO[14]/A-A5[AB-A5]/A-A0
E18
IO[10]/A-A6[AB-A6]/A-A1
A17
IO[13]/A-A7[AB-A7]/A-A2
D17
IO[0]/A-A8[AB-A8]/A-A9
C16
IO[5]/A-A9[AB-A9]/A-A11
E16
IO[9]/A-A10[AB-A10]/A-RASZ
B19
IO[6]/A-A11[AB-A11]/A-A7
B17
IO[26]/A-A12[AB-A12]/A-BG0
D20
IO[4]/A-A13[AB-A13]/A-PARITY
F16
IO[7]/A-A14[AB-A14]/A-A13
B16
IO[19]/A-A15[AB-A15]/A-A3
E20
IO[24]/A-BA0[AB-BA0]/A-A10
E19
IO[20]/A-BA1[AB-BA1]/A-CASZ
C18
IO[21]/A-BA2[AB-BA2]/A-BA0
F19
IO[15]/A-RASZ[AB-RASZ]/A-ODT
G22
IO[17]/A-CASZ[AB-CASZ]/A-WEZ
F21
IO[16]/A-WEZ[AB-WEZ]/A-A12
E21
IO[25]/A-ODT[AB-ODT]/A-ACTZ
F20
IO[18]/A-CKE[AB-CKE]/A-CKE
C19
IO[1]/A-RST[AB-RST]/A-RST
F15
IO[28]/A-MCLK[AB-MCLK]/A-MCLKZ
A20
IO[27]/A-MCLKZ[AB-MCLKZ]/A-MCLK
B20
IO[23]/A-CSB1[AB-CSB1]/A-CSB1
E15
IO[22]/A-CSB2[AB-CSB2]/A-CSB2
D15
IO[47]/A-DQ[0][A-DQL0]/A-DQ[0]
C23
IO[31]/A-DQ[1][A-DQL1]/A-DQ[1]
B22
IO[48]/A-DQ[2][A-DQL2]/A-DQ[2]
B24
IO[29]/A-DQ[3][A-DQL3]/A-DQ[3]
C21
IO[50]/A-DQ[4][A-DQL4]/A-DQ[6]
B25
IO[30]/A-DQ[5][A-DQL5]/A-DQ[7]
C20
IO[49]/A-DQ[6][A-DQL6]/A-DQ[4]
C24
IO[32]/A-DQ[7][A-DQL7]/A-DQ[5]
B21
IO[33]/A-DQM[0][A-DML]/A-DQM[0]
C22
IO[42]/A-DQS[0][A-DQSL]/A-DQS[0]
A23
IO[41]/A-DQSB[0][A-DQSLB]/A-DQSB[0]
B23
IO[35]/A-DQ[8][A-DQU0]/A-DQ[15]
D23
IO[45]/A-DQ[9][A-DQU1]/A-DQ[10]
D26
IO[38]/A-DQ[10][A-DQU2]/A-DQ[13]
E22
IO[46]/A-DQ[11][A-DQU3]/A-DQM[1]
D27
IO[36]/A-DQ[12][A-DQU4]/A-DQ[9]
F23
IO[43]/A-DQ[13][A-DQU5]/A-DQ[12]
E26
IO[34]/A-DQ[14][A-DQU6]/A-DQ[11]
D22
IO[44]/A-DQ[15][A-DQU7]/A-DQ[8]
E25
IO[37]/A-DQM[1][A-DMU]/A-DQ[14]
E24
IO[40]/A-DQS[1][A-DQSU]/A-DQS[1]
D24
IO[39]/A-DQSB[1][A-DQSUB]/A-DQSB[1]
E23
IO[69]/A-DQ[16][B-DQL0]/A-DQ[16]
C28
IO[53]/A-DQ[17][B-DQL1]/A-DQ[17]
C26
IO[70]/A-DQ[18][B-DQL2]/A-DQ[18]
B29
IO[54]/A-DQ[19][B-DQL3]/A-DQ[19]
A26
IO[72]/A-DQ[20][B-DQL4]/A-DQ[22]
C29
IO[52]/A-DQ[21][B-DQL5]/A-DQ[23]
C25
IO[71]/A-DQ[22][B-DQL6]/A-DQ[20]
A29
IO[51]/A-DQ[23][B-DQL7]/A-DQ[21]
B26
IO[55]/A-DQM[2][B-DML]/A-DQM[2]
B27
IO[64]/A-DQS[2][B-DQSL]/A-DQS[2]
B28
IO[63]/A-DQSB[2]/[B-DQSLB]/A-DQSB[2]
C27
IO[58]/A-DQ[24][B-DQU0]/A-DQ[31]
E29
IO[67]/A-DQ[25][B-DQU1]/A-DQ[26]
C31
IO[56]/A-DQ[26][B-DQU2]/A-DQ[29]
E27
IO[66]/A-DQ[27][B-DQU3]/A-DQM[3]
D31
IO[59]/A-DQ[28][B-DQU4]/A-DQ[25]
D29
IO[65]/A-DQ[29][B-DQU5]/A-DQ[28]
D30
IO[57]/A-DQ[30][B-DQU6]/A-DQ[27]
E28
IO[60]/A-DQ[31][B-DQU7]/A-DQ[24]
C30
IO[68]/A-DQM[3][B-DMU]/A-DQ[30]
B31
IO[62]/A-DQS[3][B-DQSU]/A-DQS[3]
A31
IO[61]/A-DQSB[3][B-DQSUB]/A-DQSB[3]
B30
IO[75]/B-A0[CD-A0]/B-A6
H28
IO[80]/B-A1[CD-A1]/B-A5
K31
IO[83]/B-A2[CD-A2]/B-A8
J29
IO[79]/B-A3[CD-A3]/B-A4
K27
IO[87]/B-A4[CD-A4]/B-BA1
K30
IO[86]/B-A5[CD-A5]/B-A0
J28
IO[90]/B-A6[CD-A6]/B-A1
K32
IO[78]/B-A7[CD-A7]/B-A2
H31
IO[77]/B-A8[CD-A8]/B-A9
J32
IO[73]/B-A9[CD-A9]/B-A11
G30
IO[93]/B-A10[CD-A10]/B-RASZ
L30
IO[84]/B-A11[CD-A11]/B-A7
J30
IO[85]/B-A12[CD-A12]/B-BG0
L29
IO[74]/B-A13[CD-A13]/B-PARITY
G31
IO[81]/B-A14[CD-A14]/B-A13
J31
IO[96]/B-A15[CD-A15]/B-A3
M28
IO[88]/B-BA0[CD-BA0]/B-A10
L28
IO[92]/B-BA1[CD-BA1]/B-CASZ
L31
IO[82]/B-BA2[CD-BA2]/B-BA0
K28
IO[97]/B-RASZ[CD-RASZ]/B-ODT
N28
IO[94]/B-CASZ[CD-CASZ]/B-WEZ
N27
IO[89]/B-WEZ[CD-WEZ]/B-A12
L27
IO[95]/B-ODT[CD-ODT]/B-ACTZ
M27
IO[91]/B-CKE[CD-CKE]/B-CKE
M31
IO[76]/B-RST[CD-RST]/B-RST
G32
IO[101]/B-MCLK[CD-MCLK]/B-MCLKZ
N32
IO[100]/B-MCLKZ[CD-MCLKZ]/B-MCLK
M30
IO[99]/B-CSB1[CD-CSB1]/B-CSB1
G29
IO[98]/B-CSB2[CD-CSB2]/B-CSB2
F32
IO[120]/B-DQ[0][C-DQL0]/B-DQ[0]
T31
IO[104]/B-DQ[1][C-DQL1]/B-DQ[1]
P30
IO[121]/B-DQ[2][C-DQL2]/B-DQ[2]
T30
IO[102]/B-DQ[3][C-DQL3]/B-DQ[3]
P31
IO[123]/B-DQ[4][C-DQL4]/B-DQ[6]
U30
IO[105]/B-DQ[5][C-DQL5]/B-DQ[7]
N31
IO[122]/B-DQ[6][C-DQL6]/B-DQ[4]
U31
IO[103]/B-DQ[7][C-DQL7]/B-DQ[5]
N30
IO[106]/B-DQM[0][C-DML]/B-DQM[0]
R31
IO[115]/B-DQS[0][C-DQSL]/B-DQS[0]
T32
IO[114]/B-DQSB[0][C-DQSLB]/B-DQSB[0]
R30
IO[109]/B-DQ[8][C-DQU0]/B-DQ[15]
P27
IO[116]/B-DQ[9][C-DQU1]/B-DQ[10]
U29
IO[107]/B-DQ[10][C-DQU2]/B-DQ[13]
P28
IO[119]/B-DQ[11][C-DQU3]/B-DQM[1]
U27
IO[111]/B-DQ[12][C-DQU4]/B-DQ[9]
R28
IO[117]/B-DQ[13][C-DQU5]/B-DQ[12]
V28
IO[108]/B-DQ[14][C-DQU6]/B-DQ[11]
P29
IO[118]/B-DQ[15][C-DQU7]/B-DQ[8]
U28
IO[110]/B-DQM[1][C-DMU]/B-DQ[14]
T28
IO[113]/B-DQS[1][C-DQSU]/B-DQS[1]
T27
IO[112]/B-DQSB[1][C-DQSUB]/B-DQSB[1]
R27
IO[145]/B-DQ[16][D-DQL0]/B-DQ[16]
AA31
IO[126]/B-DQ[17][D-DQL1]/B-DQ[17]
W31
IO[143]/B-DQ[18][D-DQL2]/B-DQ[18]
AA30
IO[127]/B-DQ[19][D-DQL3]/B-DQ[19]
W32
IO[142]/B-DQ[20][D-DQL4]/B-DQ[22]
AB31
IO[124]/B-DQ[21][D-DQL5]/B-DQ[23]
V31
IO[144]/B-DQ[22][D-DQL6]/B-DQ[20]
AB32
IO[125]/B-DQ[23][D-DQL7]/B-DQ[21]
V30
IO[128]/B-DQM[2][D-DML]/B-DQM[2]
W30
IO[137]/B-DQS[2][D-DQSL]/B-DQS[2]
Y30
IO[136]/B-DQSB[2][D-DQSLB]/B-DQSB[2]
Y31
IO[131]/B-DQ[24][D-DQU0]/B-DQ[31]
Y28
IO[141]/B-DQ[25][D-DQU1]/B-DQ[26]
AB27
IO[130]_/B-DQ[26][D-DQU2]/B-DQ[29]
V27
IO[140]/B-DQ[27][D-DQU3]/B-DQM[3]
AB29
IO[129]/B-DQ[28][D-DQU4]/B-DQ[25]
W28
IO[139]/B-DQ[29][D-DQU5]/B-DQ[28]
AB28
IO[132]/B-DQ[30][D-DQU6]/B-DQ[27]
W27
IO[138]/B-DQ[31][D-DQU7]/B-DQ[24]
AA27
IO[133]/B-DQM[3][D-DMU]/B-DQ[30]
Y27
IO[135]/B-DQS[3][D-DQSU]/B-DQS[3]
AA28
IO[134]/B-DQSB[3][D-DQSUB]/B-DQSB[3]
Y29
2014-12-30
LM14A DDR
LM14A
04
DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
+1.5V_Bypass Cap
Close to DDR Power Pin
+1.5V_Bypass Cap
Close to DDR Power Pin
+1.5V_Bypass Cap
Close to DDR Power Pin
+1.5V_Bypass Cap
Close to DDR Power Pin
* DDR_VTT
DDR3 1.5V bypass Cap - Place these caps near Memory DDR3 1.5V bypass Cap - Place these caps near Memory
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
DDR3 1.5V bypass Cap - Place these caps near Memory
BSD-15Y-LM14A-004_00-HD
Copyright © 2015 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
LGE Internal Use Only